静电放电保护装置及电路

摘要

本发明公开静电放电保护装置及电路，包括一P型基板；一N型阱区形成于P型基板上；至少一P型掺杂区形成于N型阱区上，其中该至少一P型掺杂区与一受保护的电路的一输入/输出端电性连接；一第一N型掺杂区，形成于P型基板上，其中该第一N型掺杂区与一第一节点电性连接，且该至少一P型掺杂区、该N型阱区、该P型基板、以及该第一N型掺杂区构成一硅控整流器。以及一第二N型掺杂区，形成于该N型阱区上并与一第二节点电性连接，其中部分该至少一P型掺杂区以及该第二N型掺杂区形成一放电路径，当一静电放电事件发生于该输入/输出端时，该硅控整流器与该放电路径将静电电荷分别旁路至该第一节点与该第二节点。

主权项

一种静电放电保护装置，包括：一P型基板；一N型阱区，形成于该P型基板上；至少一P型掺杂区，形成于该N型阱区上，其中该至少一P型掺杂区与一受保护的电路的一输入/输出端电性连接；一第一N型掺杂区，形成于该P型基板上，其中该第一N型掺杂区与一第一节点电性连接，且该至少一P型掺杂区、该N型阱区、该P型基板，以及该第一N型掺杂区构成一硅控整流器；以及一第二N型掺杂区，形成于该N型阱区上并与一第二节点电性连接，其中部分该至少一P型掺杂区以及该第二N型掺杂区形成一放电路径，当一静电放电事件发生于该输入/输出端时，该硅控整流器将静电电荷导至该第一节点，且该放电路径将静电电荷导至该第二节点；其中：该至少一P型掺杂区还包括一第一P型掺杂区以及一第二P型掺杂区，其中该第一P型掺杂区与该第二P型掺杂区邻接，且该第一P型掺杂区与该第二N型掺杂区构成一放电路径；其中该第二P型掺杂区，该N型阱区，该P型基底，以及该第一N型掺杂区构成该硅控整流器；该静电放电保护装置还包括一第三P型掺杂区形成于该N型阱区之上，且设置于该第一与该第二P型掺杂区之间，其中该第三P型掺杂区域电性耦合至该第一节点；以及该第一P型掺杂区、该N型阱区，以及该第二P型掺杂区构成一第一寄生BJT，且该第二P型掺杂区、该N型阱区，以及该第三P型掺杂区构成一第二寄生BJT，其中当一静电放电事件发生于该输入/输出端时，该硅控整流器，该第一寄生BJT以及该第二寄生BJT将静电电荷旁路至该第一节点，且该放电路径将静电电荷旁路至该第二节点其中。