动态随机存取记忆体装置之电路及其时脉控制方法

摘要

动态随机存取记忆体装置之电路，包含一指令延展电路。该指令延展电路经配置藉由延展来自一指令解码电路之单周期指令讯号，以产生至少一多周期指令讯号。一控制逻辑延展且减少该多周期指令讯号以提供额外功能，例如：突发长度讯号以及突发突变讯号。另一控制逻辑经配置以根据于该多周期指令及一输出逻辑电路所产生之逻辑位准，判断是否已于该输出控制逻辑电路中致能一时脉讯号。

主权项

一种动态随机存取记忆体装置之电路，包含：一指令延展电路，经配置藉由延展来自一指令解码电路之一单周期指令讯号以产生至少一多周期指令讯号；其中该指令延展电路更包含：一第一正反器，耦接于该指令解码电路、一第二正反器及一第一OR电路，其中该第一正反器依据来自该指令解码电路之该单周期指令讯号产生一第一延迟讯号并将该第一延迟讯号传送至该第二正反器及该第一OR电路；以及一第三正反器，耦接于一第二OR电路、该第二正反器及该第一OR电路，其中该第三正反器依据来自该第二正反器之一第二延迟讯号及来自该第二OR电路之一重置讯号以产生一第三延迟讯号并将该第三延迟讯号传送至该第一OR电路；其中该第二正反器经配置以依据该第一延迟讯号及该重置讯号产生该第二延迟讯号；其中该第二OR电路经配置以依据一突发长度讯号及一第二AND电路之一输出讯号产生该重置讯号；其中该第二AND电路经配置以依据一A12讯号及一突发突变讯号产生该输出讯号；其中该第一OR电路经配置以依据该第一延迟讯号、该第二延迟讯号、该第三延迟讯号及该单周期指令讯号产生该多周期指令讯号。