发明名称 超/高速信号平行线缆排列结构
摘要 超/高速信号平行线缆排列结构,其包括:一复数条超高速信号对线组(USB3.1);一复数条控制信号线组于超高速信号对线组相邻排列单条导体;一条高速信号对线组(USB2.0);及一电源线等组合而成。另超/高速信号平行线缆排列结构:由复数条超高速信号对线组(USB3.1),信号线中心铜导体分别依序焊接TX1+、TX1-、GND,RX1+、RX1-、GND,TX2+、TX2-、GND,RX2+、RX2-、GND于连接器相对信号位置上;复数条控制信号线组,控制线中心铜导体分别再依序焊接SBU1、SBU2、CC1、Vcon于连接器相对信号位置;最后,将一条高速信号对线组(USB2.0),信号线中心铜导体分别再依序焊接D+、D-于连接器相对信号位置;以及将电源线导体焊接于Vbus于连接器相对信号位置等组合而成。
申请公布号 TWM521250 申请公布日期 2016.05.01
申请号 TW104217395 申请日期 2015.10.30
申请人 益实实业股份有限公司 发明人 杨瑞明;陈彦佟
分类号 H01B11/00(2006.01) 主分类号 H01B11/00(2006.01)
代理机构 代理人
主权项 一种超/高速信号平行线缆排列结构,其包括:一复数条超高速信号对线组(USB3.1),包含:一对超高速信号线以平行排列其作为改善信号线间之讯号延迟,或对绞排列其作用为减少讯号之衰减的超高速信号对线组,且于超高速信号对线组对内其放置一股地线并于外围包覆一层铝箔,其作用为改善信号间相互干扰;一复数条控制信号线于超高速信号对线组相邻排列单条导体,并于控制信号线之绝缘层外围包覆一层铝箔,其作用为隔离控制信号与高速信号及电源间串音之干扰;一条高速信号对线组(USB2.0),包含:一对高速信号线以平行排列其作用为改善信号线间之讯号延迟,或对绞排列其作用为降低讯号之衰减的高速信号对线组,且于高速信号对线组内其放置一股地线并于外围包覆一层铝箔,其作用为改善信号间相互干扰;及与一电源线等组成。
地址 新北市汐止区大同路2段131号8楼