发明名称 METHOD AND APPARATUS FOR PACKAGING A SEMICONDUCTOR DIE TO REDUCE THERMAL STRESS AND A SEMICONDUCTOR PACKAGE
摘要 지향된 컴플리안트 지오메트리를 갖는 필러들(300, 306, 502)은 반도체 다이(400, 500)를 기판에 커플링시키도록 배열된다. 각각의 필러(300, 306, 502)의 최대 컴플리안스의 방향은, 반도체 다이(400, 500) 및 기판의 균등하지 않은 열 팽창 및 수축에 의해 야기되는 최대 응력의 방향으로 정렬될 수도 있다. 필러들(300, 306, 502)은, 특정한 컴플리안스 특징들 및 최대 컴플리안스의 특정한 방향들(302, 304, 308, 310, 504)을 갖는 다양한 형상들을 이용하여 설계 및 구성될 수도 있다. 필러들(300, 306, 502)의 형상 및 배향은, 그들의 위치에서의 응력의 방향 및 크기를 수용하기 위해 다이(400, 500) 상의 그들의 위치의 함수로서 선택될 수도 있다. 필러들(610)은 또한, 필러(610)가 도금 또는 증착되는 표면적을 증가시키기 위해 다이(600) 상의 패드 상의 패시베이션 재료와 같은 재료(604)를 패터닝함으로써 특정한 형상들을 이용하여 제조될 수도 있다.
申请公布号 KR101614152(B1) 申请公布日期 2016.04.29
申请号 KR20147004560 申请日期 2012.07.20
申请人 퀄컴 인코포레이티드 发明人 바오, 총핑;버렐, 제임스 디.;구, 쉬쿤
分类号 H01L21/60;H01L23/485 主分类号 H01L21/60
代理机构 代理人
主权项
地址