摘要 |
Ein GaN-Transistor mit verringerter Ausgangskapazität und ein Verfahren zur Herstellung desselben. Die GaN-Transistorkomponente umfasst eine Substratschicht, eine oder mehrere auf der Substratschicht angeordnete Pufferschichten, einen auf den Pufferschichten angeordneten barrier layer und ein zweidimensionales Elektronengas (2DEG), welches an einer Grenzfläche zwischen dem barrier layer und der Pufferschicht gebildet ist. Weiterhin wird eine Gate-Elektrode auf dem barrier layer angeordnet und eine dielektrische Schicht wird auf der Gate-Elektrode und dem barrier layer angeordnet. Der GaN-Transistor umfasst eine oder mehrere Isolationsbereiche, welche in einem Teil der Grenzfläche zwischen der zumindest einen Pufferschicht und dem barrier layer gebildet sind, zum Entfernen des 2DEG, um die Ausgangskapazität Coss des GaN-Transistors zu verringern. |
申请人 |
Efficient Power Conversion Corporation |
发明人 |
Colino, Stephen L.;Cao, Jiali;Beach, Robert;Lidow, Alexander;Nakata, Alana;Zhao, Guangyuan;Ma, Yanping;Strittmatter, Robert;De Rooji, Michael A.;Zhou, Chunhua;Kolluri, Seshadri;Liu, Fang Chang;Chiang, Ming-Kun;Jauhar, Agus |