发明名称 PACKAGE-ON-PACKAGE STACKED MICROELECTRONIC STRUCTURES
摘要 플립형 구성으로 상호 부착되는 한 쌍의 초소형전자 패키지를 포함하는 패키지-온-패키지 적층형 초소형전자 구조물. 하나의 실시형태에서, 패키지-온-패키지 적층형 초소형전자 구조물은 제 1 초소형전자 패키지 및 제 2 초소형전자 패키지를 포함할 수 있고, 각각은 각각의 초소형전자 패키지 기판의 제 1 표면 상에 형성되는 적어도 하나의 패키지 접속 본드 패드를 갖는 기판을 포함하고, 각각은 각각의 초소형전자 패키지 기판의 제 1 표면에 전기적으로 접속되는 적어도 하나의 초소형전자 디바이스를 갖고, 상기 제 1 초소형전자 패키지 및 제 2 초소형전자 패키지는 제 1 초소형전자 패키지의 접속 본드 패드와 제 2 초소형전자 패키지의 접속 본드 패드 사이에서 연장되는 적어도 하나의 패키지-투-패키지 상호접속 구조물로 상호 접속된다.
申请公布号 KR20160045620(A) 申请公布日期 2016.04.27
申请号 KR20157017180 申请日期 2014.07.07
申请人 INTEL IP CORPORATION 发明人 MEYER THORSTEN;OFNER GERALD
分类号 H01L25/065;H01L21/56;H01L23/00;H01L23/29;H01L23/488 主分类号 H01L25/065
代理机构 代理人
主权项
地址