发明名称 |
半导体装置及半导体装置的制造方法 |
摘要 |
以从基板正面起算在深度方向上以预定的深度沿着与基板正面平行的方向延伸的条状的方式设有多个沟槽(5)。在沟槽(5)的内部,隔着栅极绝缘膜(6)设有栅极(7)。在被沟槽(5)分离的台面区的基板正面侧的整个表面层设有发射极电位的p型基区(3)。在p型基区(3)的内部,在沟槽(5)的长度方向以预定间隔分散地配置有n<sup>+</sup>型发射区(4)。在基板背面的表面层,从基板背面侧起依次设有p<sup>+</sup>型集电层(1)和n<sup>+</sup>型缓冲层(10)。n<sup>+</sup>型缓冲层(10)的厚度t3与n<sup>-</sup>型漂移层(2)的厚度t2大致相同,或者比n<sup>-</sup>型漂移层(2)的厚度t2厚。由此,能够维持导通电压,并且降低开关损耗。 |
申请公布号 |
CN105531825A |
申请公布日期 |
2016.04.27 |
申请号 |
CN201480049841.X |
申请日期 |
2014.11.12 |
申请人 |
富士电机株式会社 |
发明人 |
内藤达也 |
分类号 |
H01L29/739(2006.01)I;H01L29/78(2006.01)I |
主分类号 |
H01L29/739(2006.01)I |
代理机构 |
北京铭硕知识产权代理有限公司 11286 |
代理人 |
王颖;金玉兰 |
主权项 |
一种半导体装置,其特征在于,具备:第一导电型的第一半导体层;多个沟槽,其被设置为从所述第一半导体层的一侧的面起算在深度方向上以预定的深度沿着与所述第一半导体层的一侧的面平行的方向延伸的条状;第二导电型的第一半导体区,其在所述第一半导体层的一侧的面的表面层的被所述沟槽分离的台面区,以比所述沟槽浅的深度设置在所述第一半导体层的一侧的整个表面层;第一导电型的第二半导体区,其选择性地设置在所述第一半导体区的内部;第一电极,其隔着栅极绝缘膜而设置在所述沟槽的内部;第一导电型的第二半导体层,其设置在所述第一半导体层的另一侧的面的表面层,且杂质浓度比所述第一半导体层高;第二导电型的第三半导体层,其以与所述第二半导体层接触的方式设置在所述第一半导体层的另一侧的面的表面层的比所述第二半导体层浅的位置;第二电极,其与所述第一半导体区和所述第二半导体区接触;以及第三电极,其与所述第三半导体层接触,所述第二半导体层的厚度比所述第一半导体层的被设置在所述第一半导体区与所述第二半导体层之间的部分的厚度厚。 |
地址 |
日本神奈川县川崎市 |