发明名称 一种半导体器件的制造方法
摘要 本发明提供一种半导体器件的制造方法,涉及半导体技术领域。该方法包括:步骤S101:提供形成有栅极结构的半导体衬底,所述半导体衬底包括NMOS区域和PMOS区域;步骤S102:在所述半导体衬底上形成第一氮化硅薄膜,并在所述第一氮化硅薄膜之上的NMOS区域形成图案化的光刻胶;步骤S103:形成PMOS的第一主间隙侧壁层;步骤S104:蚀刻所述半导体衬底以在所述PMOS区域的栅极结构的两侧形成凹槽;步骤S105:剥离NMOS区域的光刻胶,并进行预清洗;步骤S106:在所述凹槽中形成锗硅层;步骤S107:形成NMOS的第一主间隙侧壁层。该方法可以有效避免由于氧扩散入界面层和高k介电层导致的氧化层等效厚度增大问题,而且可以解决锗硅的非正常生长问题,避免因此造成的电流泄漏。
申请公布号 CN103681496B 申请公布日期 2016.04.27
申请号 CN201210322628.4 申请日期 2012.09.04
申请人 中芯国际集成电路制造(上海)有限公司 发明人 韦庆松;于书坤
分类号 H01L21/8238(2006.01)I 主分类号 H01L21/8238(2006.01)I
代理机构 北京市磐华律师事务所 11336 代理人 董巍;高伟
主权项 一种半导体器件的制造方法,其特征在于,所述方法包括如下步骤:步骤S101:提供形成有栅极结构的半导体衬底,所述半导体衬底包括NMOS区域和PMOS区域;步骤S102:在所述半导体衬底上形成第一氮化硅薄膜,并在所述第一氮化硅薄膜之上的NMOS区域形成图案化的光刻胶;步骤S103:蚀刻所述第一氮化硅薄膜在所述PMOS区域的栅极结构的两侧形成PMOS的第一主间隙侧壁层;步骤S104:以所述第一主间隙侧壁层为遮蔽层蚀刻所述半导体衬底以在所述PMOS区域的栅极结构的两侧形成凹槽;步骤S105:剥离NMOS区域的光刻胶,并进行预清洗;步骤S106:在所述凹槽中形成锗硅层;步骤S107:蚀刻所述第一氮化硅薄膜在所述NMOS区域的栅极结构的两侧形成NMOS的第一主间隙侧壁层。
地址 201203 上海市浦东新区张江路18号