发明名称 |
一种半导体器件的制造方法 |
摘要 |
本发明提供一种半导体器件的制造方法,包括以下步骤:提供包括NMOS区和PMOS区的半导体衬底,所述NMOS区和PMOS区上形成有具有侧壁结构的栅极结构;依次形成一具有拉应力的应力层和一厚氧化物层,以覆盖所述NMOS区和PMOS区;去除覆盖在所述PMOS区的氧化物层和具有拉应力的应力层;形成一具有压应力的应力层,以覆盖所述PMOS区和NMOS区;形成一牺牲层,以覆盖所述具有压应力的应力层;回蚀刻所述牺牲层,以露出位于覆盖在所述NMOS区的氧化物层的顶部的具有压应力的应力层;去除所述位于覆盖在所述NMOS区的氧化物层的顶部和侧壁上的具有压应力的应力层;去除所述牺牲层和所述氧化物层。根据本发明,在形成所述自对准界面的同时,不会减弱所述压应力层所产生的应力。 |
申请公布号 |
CN103579110B |
申请公布日期 |
2016.04.27 |
申请号 |
CN201210261967.6 |
申请日期 |
2012.07.26 |
申请人 |
中芯国际集成电路制造(上海)有限公司 |
发明人 |
邓浩;张彬 |
分类号 |
H01L21/8238(2006.01)I;H01L21/318(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
北京市磐华律师事务所 11336 |
代理人 |
董巍;高伟 |
主权项 |
一种半导体器件的制造方法,包括以下步骤:a)提供半导体衬底,所述半导体衬底包括NMOS区和PMOS区,在所述NMOS区和所述PMOS区上形成有栅极结构,且在所述栅极结构两侧形成有紧靠所述栅极结构的侧壁结构;b)在所述半导体衬底上依次形成一具有拉应力的应力层和一厚氧化物层,以覆盖所述NMOS区和所述PMOS区;c)去除覆盖在所述PMOS区的氧化物层和具有拉应力的应力层;d)形成一具有压应力的应力层,以覆盖所述PMOS区和所述NMOS区;e)形成一牺牲层,以覆盖所述具有压应力的应力层;f)回蚀刻所述牺牲层,以完全露出位于覆盖在所述NMOS区的氧化物层的顶部的具有压应力的应力层;g)去除所述位于覆盖在所述NMOS区的氧化物层的顶部和侧壁上的具有压应力的应力层;h)去除所述牺牲层和所述氧化物层。 |
地址 |
201203 上海市浦东新区张江路18号 |