发明名称 A METHOD FOR DETECTING TIMING REFERENCES AFFECTED BY A CHANGE IN PATH DELAY ASYMMETRY BETWEEN NODES IN A COMMUNICATIONS NETWORK
摘要 마스터 클럭을 갖는 마스터 노드 및 각자의 슬레이브 클럭을 각각 갖는 복수의 슬레이브 노드들을 포함하는 통신 네트워크에서 경로 지연 비대칭의 변화에 의하여 영향을 받는 타이밍 레퍼런스를 감지하기 위한 방법이 제공된다. 본 방법은 제1 슬레이브 노드에 의하여 수신된 제1 타이밍 레퍼런스가 시간 교정 임계치보다 큰 슬레이브 클럭에의 시간 교정을 나타낸다고 결정하는 단계, 하나 이상의 다른 슬레이브 노드들이 시간 교정 임계치보다 큰, 그들의 슬레이브 클럭에의 시간 교정을 나타내는 타이밍 레퍼런스를 수신하였는지 여부를 결정하는 단계, 및 하나 이상의 다른 슬레이브 노드들이 시간 교정 임계치보다 큰, 그들의 슬레이브 클럭에의 시간 교정을 나타내는 타이밍 레퍼런스를 수신하였는지 여부의 결정에 기초하여 제1 타이밍 레퍼런스가 경로 지연 비대칭의 변화에 의하여 영향을 받는지 여부를 결정하는 단계를 포함한다. 통신 네트워크에서 경로 지연 비대칭의 변화에 의하여 영향을 받는 타이밍 레퍼런스를 감지하기 위한 장치 및 컴퓨터 프로그램 역시 제공된다.
申请公布号 KR20160044550(A) 申请公布日期 2016.04.25
申请号 KR20167007074 申请日期 2013.08.22
申请人 TELEFONAKTIEBOLAGET LM ERICSSON (PUBL) 发明人 BOTTARI GIULIO;RUFFINI STEFANO
分类号 H04J3/06;H04L12/24 主分类号 H04J3/06
代理机构 代理人
主权项
地址