发明名称 嵌入式电容结构及其形成方法
摘要 嵌入式电容结构形成方法,包含:提供具有第一介电层之一基板,且第一介电层内具有沟渠;在沟渠之底层表面上形成电容结构,电容结构包括第一金属层、电容绝缘层及第二金属层,且曝露出在沟渠之底层表面上之第一金属层之部份表面;在沟渠之上表面、内侧表面及电容结构上形成覆盖层;在覆盖层上形成第二介电层;以及移除在沟渠内之部份第二介电层以及部份覆盖层以形成复数个接触窗,且曝露出第一金属层之部份表面及第二金属层之部份表面。
申请公布号 TWI530972 申请公布日期 2016.04.21
申请号 TW100125534 申请日期 2011.07.19
申请人 联华电子股份有限公司 发明人 苏浩;胡航;廖鸿
分类号 H01G2/06(2006.01);H01G4/00(2006.01);H05K1/16(2006.01) 主分类号 H01G2/06(2006.01)
代理机构 代理人 郭晓文
主权项 一种嵌入式电容结构形成方法,包含下列步骤:提供具有一第一介电层之一基板,且该第一介电层内具有一沟渠;形成一电容结构嵌入于该沟渠中,该电容结构包括一第一金属层、一第二金属层及一电容绝缘层设置于该第一金属层与该第二金属层之间,其中该电容绝缘层为一字型,且该第一金属层与该第二金属层分别为该电容结构之一第一平面电极与一第二平面电极;沿着该沟渠之一侧壁形成一覆盖层,并覆盖该电容结构;在该覆盖层上形成一第二介电层;以及移除在该沟渠内之部份该第二介电层以及部份该覆盖层以形成复数个接触窗结构,以于该些接触窗结构曝露出该第一金属层之部份表面及该第二金属层之部份表面。
地址 新竹市新竹科学工业园区力行二路3号