发明名称 半导体储存记忆体结构与其制造方法
摘要 明提出一种半导体储存记忆体结构与其制造方法。本发明之半导体储存记忆体结构的制造方法包括利用间隙壁形成技术以形成复数条字元线与复数条位元线,并利用间隙壁形成技术将二极体结构或电流选择层整合于纵横栓记忆体结构中,使二极体结构或电流选择层与记忆材料层串联。本发明之半导体储存记忆体结构的制造方法可提升记忆体密度。
申请公布号 TWI531030 申请公布日期 2016.04.21
申请号 TW102124763 申请日期 2013.07.10
申请人 财团法人国家实验研究院 发明人 李明道;何家骅;邱文政;许倬纶;陈旻政
分类号 H01L21/8239(2006.01) 主分类号 H01L21/8239(2006.01)
代理机构 代理人 郭晓文
主权项 一种半导体储存记忆体结构的制造方法,包括:提供一基板;形成一第一膜层于该基板上方,其中该第一膜层包括一第一电极层;沿着一第一方向形成复数条第一遮罩于该第一膜层上方;形成沿着该第一方向之复数条第二遮罩于该些第一遮罩之侧壁;移除该些第一遮罩与部分该第一膜层,并留下位于该些第二遮罩下方之该第一膜层,以形成复数条沟槽并使得该第一膜层变成沿着该第一方向延伸之复数条第一结构层;形成一第一氧化物材料层于该些沟槽中并移除该些第二遮罩;沿着一第二方向形成复数条第三遮罩于该第一氧化物材料层与该些第一结构层上方;形成沿着该第二方向之复数条第二电极结构于该些第三遮罩之侧壁;以及移除该些第三遮罩、部分该第一氧化物材料层与部分该些第一结构层,以留下位于该些第二电极结构下方之该第一氧化物材料层与该些第一结构层,并留下沿着该第一方向延伸之该些第一结构层中之该第一电极层。
地址 台北市大安区和平东路2段106号3楼