| 发明名称 | 半导体集成电路及逻辑电路 | ||
| 摘要 | 驱动电路(10)在节点(n11)和节点(n12)之间具备串联起来的N型晶体管(Tn11、Tn12)。N型晶体管(Tn11)由具有相等的栅极长度以及相等的栅极宽度的一个鳍式晶体管构成，并且N型晶体管(Tn11)的栅极连接到输入节点(nin1)上。N型晶体管(Tn12)由具有相等的栅极长度以及相等的栅极宽度的两个鳍式晶体管构成，并且N型晶体管(Tn12)的栅极连接到输入节点(nin2)上。 | ||
| 申请公布号 | CN105518846A | 申请公布日期 | 2016.04.20 |
| 申请号 | CN201480049232.4 | 申请日期 | 2014.09.03 |
| 申请人 | 株式会社索思未来 | 发明人 | 新保宏幸 |
| 分类号 | H01L21/82(2006.01)I;H01L21/822(2006.01)I;H01L21/8234(2006.01)I;H01L27/04(2006.01)I;H01L27/088(2006.01)I | 主分类号 | H01L21/82(2006.01)I |
| 代理机构 | 中科专利商标代理有限责任公司 11021 | 代理人 | 韩丁 |
| 主权项 | 一种半导体集成电路，其与第一输入节点和第二输入节点、以及第一节点和第二节点连接，该半导体集成电路的特征在于：所述半导体集成电路在所述第一节点和所述第二节点之间具备串联起来的第一晶体管和第二晶体管，该第一晶体管和第二晶体管为第一导电型晶体管，所述第一晶体管由栅极长度相等且栅极宽度相等的n个鳍式晶体管构成，并且所述第一晶体管的栅极连接到所述第一输入节点上，其中，n为整数，且n≥1，所述第二晶体管由m个鳍式晶体管构成，所述m个鳍式晶体管的栅极长度和栅极宽度分别与所述n个鳍式晶体管的栅极长度和栅极宽度相等，并且所述第二晶体管的栅极连接到所述第二输入节点上，其中，m为整数，且m＞n。 | ||
| 地址 | 日本神奈川县 | ||