模拟译码电路设计方法及系统

摘要

本发明提供了一种模拟译码电路设计方法及系统，所述方法包括：S1.根据预设校验矩阵建立因子图模型；根据因子图模型建立对应的模拟译码电路；S2.根据预设电路设计要求以及相应公式设计和积模块电路的输入参数；S3.获取和积模块电路的相关失配参数和相关延迟参数；S4.根据相关失配参数和相关延迟参数进行考虑失配效应和电路动态行为影响因素的模拟译码电路模型的计算过程，得到BER性能仿真结果；S5.判断仿真结果是否满足预设要求，若是则结束流程；否则修改步骤S2中的输入参数继续进行仿真直至仿真结果满足预设要求。本发明能够将设计输入参数和系统级别特性联系起来，因此能够为电路设计提供优化指导。

主权项

一种模拟译码电路设计方法，其特征在于，包括：S1.根据预设校验矩阵建立译码因子图模型；将所述译码因子图模型中的节点转换为对应和积模块电路，将所述译码因子图模型中的变量节点转换为等式约束模块，将所述译码因子图模型中的校验节点转换为奇偶校验模块；根据所述译码因子图模型的拓扑完成所述和积模块电路之间的连线；S2.根据预设电路设计要求以及下述公式设计所述和积模块电路的输入参数：$\frac{W}{L}\ge 10\frac{I_U}{I_S};$其中，W/L为吉尔伯特乘法电路晶体管栅极宽长比，I_U为单元电流，I_S为工艺相关电流；其中，所述和积模块电路的输入参数包括W/L和I_U；S3.获取所述和积模块电路的相关失配参数和相关延迟参数；S4.根据步骤S3得到的相关失配参数和相关延迟参数，进行考虑失配效应和电路动态行为影响因素的模拟译码电路模型的计算过程，得到模拟译码电路BER性能仿真结果；S5.判断步骤S4得到的BER性能仿真结果是否满足预设要求，若是，则结束流程；否则修改所述步骤S2中的输入参数继续进行仿真直至仿真结果满足预设要求。