发明名称 一种码环鉴别器及短多径抑制方法
摘要 本发明实施例提供了这一种码环鉴别器及短多径抑制方法,其中,码环鉴别器包括:载波剥离运算器、伪码发生器、伪码环路滤波器、伪码鉴相器、十个积分清零器和十个卷积运算器;十个卷积运算器中的每一卷积运算器的输入端均分别连接至载波剥离运算器的输出端和伪码发生器的输出端,十个卷积运算器输出端一一对应连接至十个积分清零器的输入端;十个积分清零器的输出端连接至伪码鉴相器的输入端,伪码鉴相器的输出端连接至伪码环路滤波器的输入端,伪码环路滤波器输出端连接至伪码发生器。应用本发明实施例,可以对短多径信号进行精确地码相位跟踪,从而有效地抑制短多径效应,获得高精度的室内定位服务。
申请公布号 CN105510932A 申请公布日期 2016.04.20
申请号 CN201510996958.5 申请日期 2015.12.25
申请人 北京邮电大学 发明人 邓中亮;于盛昌;莫君;刘志超;尹露;蒋澍
分类号 G01S19/22(2010.01)I 主分类号 G01S19/22(2010.01)I
代理机构 北京柏杉松知识产权代理事务所(普通合伙) 11413 代理人 马敬;项京
主权项 一种码环鉴别器,其特征在于,所述码环鉴别器包括:载波剥离运算器、伪码发生器、伪码环路滤波器、伪码鉴相器、十个积分清零器和十个卷积运算器;所述十个卷积运算器中的每一卷积运算器的输入端均分别连接至所述载波剥离运算器的输出端和所述伪码发生器的输出端,所述十个卷积运算器输出端一一对应连接至所述十个积分清零器的输入端;所述十个积分清零器的输出端连接至所述伪码鉴相器的输入端,所述伪码鉴相器的输出端连接至所述伪码环路滤波器的输入端,所述伪码环路滤波器输出端连接至所述伪码发生器。
地址 100876 北京市海淀区西土城路10号