发明名称 |
减小负偏压温度不稳定性的CMOS器件制作方法 |
摘要 |
一种减小负偏压温度不稳定性的CMOS器件制作方法,包括:第一步骤,在衬底中进行阱注入形成P型阱以及N型阱;第二步骤,在衬底表面制作栅极氧化层;第三步骤,在栅极氧化层表面进行栅极层的淀积;第四步骤,对栅极层进行光刻以形成在P型阱上形成PMOS栅极,在N型阱上形成NMOS栅极;第五步骤,在PMOS栅极和NMOS栅极的侧边分别制作栅极侧墙一;第六步骤,进行轻掺杂注入在P型阱中形成PMOS轻掺杂源漏结构,并在N型阱中形成NMOS轻掺杂源漏结构;第七步骤,在器件表面淀积氮化硅薄膜;第八步骤,利用UV光对硅片进行照射;第九步骤,在栅极侧墙一侧边制作形成侧墙二;第十步骤,进行源漏注入形成,从而在P型阱中形成PMOS源漏极,在N型阱中形成NMOS源漏极。 |
申请公布号 |
CN103531542B |
申请公布日期 |
2016.04.20 |
申请号 |
CN201310492053.5 |
申请日期 |
2013.10.18 |
申请人 |
上海华力微电子有限公司 |
发明人 |
张冬明;刘巍 |
分类号 |
H01L21/8238(2006.01)I |
主分类号 |
H01L21/8238(2006.01)I |
代理机构 |
上海思微知识产权代理事务所(普通合伙) 31237 |
代理人 |
陆花 |
主权项 |
一种减小负偏压温度不稳定性的CMOS器件制作方法,其特征在于包括:第一步骤,在衬底中进行阱注入形成P型阱以及N型阱;第二步骤,在衬底表面制作栅极氧化层;第三步骤,在栅极氧化层表面进行栅极层的淀积;第四步骤,对栅极层进行光刻以形成在P型阱上形成NMOS栅极,在N型阱上形成PMOS栅极;第五步骤,在PMOS栅极和NMOS栅极的侧边分别制作栅极侧墙一;第六步骤,进行轻掺杂注入在P型阱中形成NMOS轻掺杂源漏结构,并在N型阱中形成PMOS轻掺杂源漏结构;第七步骤,在器件表面淀积氮化硅薄膜;第八步骤,利用UV光对硅片进行照射,利用UV光对硅片进行照射的温度为450‑480℃,照射时间为100‑150S;第九步骤,在栅极侧墙一侧边制作形成侧墙二;第十步骤,进行源漏注入形成,从而在P型阱中形成NMOS源漏极,在N型阱中形成PMOS源漏极。 |
地址 |
201203 上海市浦东新区高科技园区高斯路568号 |