发明名称 缩短存储操作繁忙时间
摘要 提供一种用于缩短存储操作繁忙时间的计算机产品。所述计算机产品包括可被处理电路读取并存储指令的有形存储介质,所述指令可被所述处理电路执行以执行一种方法。所述方法包括将第一和第二平台寄存器与高速缓存阵列关联,判定第一存储操作和第二操作的目标为所述高速缓存阵列的同一字线,将所述第一和第二存储操作的控制信息和数据加载到所述第一和第二平台寄存器并延迟提交所述第一存储操作,直到完成所述第二存储操作的所述加载,所述方法进一步包括使用来自所述第一和第二平台寄存器的所述控制信息将来自所述第一和第二平台寄存器的所述数据同时提交到所述高速缓存阵列的所述字线,从而缩短所述高速缓存阵列的所述字线的繁忙时间。
申请公布号 CN103514124B 申请公布日期 2016.04.20
申请号 CN201310233539.7 申请日期 2013.06.13
申请人 国际商业机器公司 发明人 D·P·D·伯杰;M·F·费;C·C·琼斯;A·J·奥尼尔;D·L·奥尔夫
分类号 G06F13/16(2006.01)I 主分类号 G06F13/16(2006.01)I
代理机构 北京市中咨律师事务所 11247 代理人 于静;张亚非
主权项 一种计算机实现的用于缩短存储操作繁忙时间的方法,所述方法包括:将第一和第二平台寄存器与高速缓存阵列关联;由比较器判定第一存储操作的目标为所述高速缓存阵列的字线;由所述比较器判定第二存储操作的目标为所述高速缓存阵列的同一字线;将所述第一和第二存储操作的控制信息和数据加载到所述第一和第二平台寄存器;由缓冲器延迟提交所述第一存储操作,直到所述第二存储操作的所述控制信息和数据被加载到所述第二平台寄存器;以及使用来自所述第一和第二平台寄存器的所述控制信息将来自所述第一和第二平台寄存器的所述数据同时提交到所述高速缓存阵列的所述字线,从而缩短所述高速缓存阵列的所述字线的繁忙时间;其中所述方法进一步包括根据判定所述第一和第二存储操作的目标为所述高速缓存阵列的同一字线发出延迟信号。
地址 美国纽约