发明名称 |
具有闭锁模式和非闭锁模式的半导体存储装置 |
摘要 |
本实施方式的存储器包括存储器单元阵列。字线与存储器单元连接。位线与存储器单元的电流路径的一端连接。感测放大器部与多个位线连接。数据的写入工作包括第1写入循环和第2写入循环。第1写入循环包括第1编程工作和第1验证工作。第2写入循环包括第2编程工作和第2验证工作。感测放大器部以第1验证工作对多个位线中至少一条位线的电压进行放电。感测放大器部以第2验证工作保持多个位线的电压。 |
申请公布号 |
CN105518793A |
申请公布日期 |
2016.04.20 |
申请号 |
CN201380079337.X |
申请日期 |
2013.07.08 |
申请人 |
株式会社东芝 |
发明人 |
原田佳和 |
分类号 |
G11C16/02(2006.01)I;G11C16/04(2006.01)I |
主分类号 |
G11C16/02(2006.01)I |
代理机构 |
北京市中咨律师事务所 11247 |
代理人 |
万利军;段承恩 |
主权项 |
一种半导体存储装置,其特征在于,具备:存储器单元阵列,其包括多个存储器单元;多个字线,其连接于所述多个存储器单元;多个位线,其连接于所述多个存储器单元的电流路径的一端;和感测放大器部,其连接于所述多个位线,数据的写入工作包括第1写入循环和第2写入循环,所述第1写入循环包括第1编程工作和第1验证工作,所述第2写入循环包括第2编程工作和第2验证工作,所述感测放大器部,以所述第1验证工作对所述多个位线中的至少一条位线的电压进行放电,所述感测放大器部,以所述第2验证工作对所述多个位线的电压进行保持。 |
地址 |
日本东京都 |