具体用于超声应用的传输信道

摘要

描述一种传输信道(1)，该传输信道包括：至少一个高电压缓冲块(4)，包括缓冲晶体管(MB1，MB2，MB3，MB4)和相应缓冲二极管(DB1，DB2，DB3，DB4)，插入于相应电压参考(HVP0，HVP1，HVM0，HVM1)之间；钳位电路(10)，连接到传输信道(1)的第一输出端子(HVout)；抗噪声块(6)，连接于第一输出端子(HVout)与传输信道(1)的连接端子(Xdcr)之间；以及切换电路(30)，插入于传输信道(1)的连接端子(Xdcr)与第二输出端子(LVout)之间。有利地根据本发明，钳位电路(10)包括：钳位芯(11)；重置电路(20)，包括二极管(DME1，DME2，DME3，DME4)，插入于高电压缓冲块(4)的和钳位电路(10)的电路节点(XME1，XME2，XME3，XME4，XC1，XC2)之间，电路节点(XME1，XME2，XME3，XME4，XC1，XC2)与包括到高电压缓冲块(4)中和钳位电路(10)中的所述晶体管(MB1，MB2，MB3，MB4，MC1，MC2)的导通端子对应；以及切换电路(30)。

主权项

一种传输信道(1)，至少包括：‑高电压缓冲块(4)，包括第一至第四缓冲晶体管(MB1，MB2，MB3，MB4)和相应第一至第四缓冲二极管(DB1，DB2，DB3，DB4)，所述第一至第四缓冲晶体管(MB1，MB2，MB3，MB4)和相应的第一至第四缓冲二极管(DB1，DB2，DB3，DB4)插入于相应的第一和第二较高电压参考(HVP0，HVP1)与第一和第二较低电压参考(HVM0，HVM1)之间，所述高电压缓冲块(4)具有至少一个第一和一个第二输出端子(OUTB1，OUTB2)以及缓冲中心节点(XB)；‑钳位电路(10)，连接到所述传输信道(1)的第一输出端子(HVout)，并且具有与所述高电压缓冲块(4)的所述第一和第二输出端子(OUTB1，OUTB2)连接的至少一个第一和一个第二输入端子(INC1，INC2)、第一和第二钳位电路节点(XC1，XC2)以及连接到所述缓冲中心节点(XB)的钳位中心节点(XC)；‑抗噪声块(6)，连接于所述传输信道(1)的连接端子(Xdcr)与所述第一输出端子(HVout)与之间；以及‑切换电路(30)，插入于所述传输信道(1)的第二输出端子(LVout)与所述连接端子(Xdcr)之间，其特征在于，所述钳位电路(10)包括钳位芯(11)，所述钳位芯(11)又包括：至少一个第一和一个第二钳位晶体管(MC1，MC2)，连接到所述中心节点(XC)，并且分别经过第一和第二钳位二极管(DC1，DC2)连接到所述第一和第二钳位电路节点(XC1，XC2)，并且具有相应控制端子(XG1，XG2)，所述第一和第二钳位二极管(DC1，DC2)被连接成防止所述第一和第二钳位晶体管(MC1，MC2)的体二极管导通；以及连接到所述第一输出端子(HVout)和所述第一钳位晶体管(MC1)的至少一个第一关断晶体管(MS1)，以及连接到所述第一输出端子(HVout)和所述第二钳位晶体管(MC2)的第二关断晶体管(MS2)，所述第一和第二钳位晶体管(MC1，MC2)是互补型高电压MOS晶体管，并且所述第一和第二关断晶体管(MS1，MS2)是通过让相应等效或者体二极管反串联以便在所述钳位电路(10)活跃时闭合它们本身而在所述钳位电路(10)未活跃时维持正和负的高电压，来连接到所述第一和第二钳位晶体管(MC1，MC2)的互补型高电压MOS晶体管；重置电路(20)包括第一至第四存储器二极管(DME1，DME2，DME3，DME4)并且插入于所述高电压缓冲块(4)的第一至第四存储器节点(XME1，XME2，XME3，XME4)和所述钳位电路(10)的所述第一和第二钳位电路节点(XC1，XC2)之间，所述第一至第四存储器节点(XME1，XME2，XME3，XME4)以及所述第一和第二钳位电路节点(XC1，XC2)与包括到所述高电压缓冲块(4)中的所述第一至第四缓冲晶体管(MB1，MB2，MB3，MB4)和包括在所述钳位电路(10)中的所述第一和第二钳位晶体管(MC1，MC2)的导通端子对应，以及所述切换电路(30)包括：至少一个第一和一个第二切换晶体管(MSW1，MSW2)，相互串联并且通过让相应等效或者体二极管(DSW1，DSW2)反串联来插入于所述连接端子(Xdcr)与所述第二输出端子(LVout)之间的互补型高电压MOS晶体管；以及至少一个自举电路(31)，连接到所述至少一个第一和一个第二切换晶体管(MSW1，MSW2)的相应第一和第二控制端子(XGW1，XGW2)以及相应第一和第二电源电压参考(VDD_P，VDD_M)，并且使在所述第一和第二控制端子(XGW1，XGW2)与至少一个第一和一个第二自举节点(XBW1，XBW2)之间的寄生电容值比所述至少一个第一和一个第二切换晶体管(MSW1，MSW2)的栅极‑源极电容(Csw1，Csw2)低至少一个数量级。