基于印刷电路板的时钟延时控制方法

摘要

本发明提供了一种基于印刷电路板的时钟延时控制方法，包括如下步骤：(1).在所述印刷电路板设计中搭建分路电路；(2).提取所述分路电路的拓扑结构；(3).在所述印刷电路板设计中设置叠层结构；(4).在源端加入脉冲激励并提取波形；(5).在源端加入周期激励并提取波形；(6).获得固定延时波形。本发明提供的基于印刷电路板的时钟延时控制方法，用于实现时钟对数据的高精度采样，属于高精度数据采集系统方面的创新；该方法通过信号在介质中传播具有固定延时这一特性对多路信号进行板级的延时控制，延时控制精度可以达到ps级别，通过对一组时钟信号的延时进行控制，从而提高时钟对数据的采样精度。

主权项

一种基于印刷电路板的时钟延时控制方法，其特征在于，所述方法包括如下步骤：(1).在所述印刷电路板中搭建分路电路；(2).提取所述分路电路的拓扑结构；(3).在所述印刷电路板中设置叠层结构；(4).在源端加入脉冲激励并提取波形；(5).在源端加入周期激励并提取波形；(6).获得固定延时波形；在所述步骤(3)中，所述叠层结构包括：由上至下分别设置的：元件层、地层、中间走线层、地层、电源层和元件层；所述地层、所述中间走线层和所述地层构成屏蔽结构；在所述步骤(4)中，对提取的波形进行波形条件判断，若提取的波形不符合波形条件则进行反射匹配，否则进行步骤(5)；所述反射匹配，通过调整前后端匹配电阻使得信号的反射在容忍范围内；在所述步骤(1)中，以发射端作为时钟输出端的端口，接收端作为时钟输入负载端的端口；发射端根据使用时钟的具体类型加入相应的电源网络和地网络作为参考电压；所述分路电路是环形分路电路；所述发射端和所述接收端设置在所述拓扑结构中；在所述步骤(5)中，对提取的波形进行波形条件判断，若提取的波形符合波形条件则进行步骤(6)，否则微调叠层属性后继续提取波形；波形条件包括：波形的上下沿保持良好的单调性、噪声裕量足够大以达到规定值用于抗外界干扰、上冲与下冲不能超过规定电压和波形没有明显的失真，且没有明显振铃现象；良好的单调性：一般是将上升沿/下降沿三等分，如果三段上升沿/下降沿都满足单调上升/单调下降的特性，那么整个上升沿/下降沿就具备良好的单调性；明显的振铃现象：一般的定义是当信号的传输时延小于信号上升时间的20％，此时电平由于信号反射所造成的振铃噪声可以不考虑，即没有明显的振铃现象；上下冲不能超过规定电压：一般设计中规定信号峰值的电压不超过电压摆幅的5％；明显的波形失真是指：波形失真指输出的信号波形不能还原输入信号波形。