一种图形处理器与视频编解码器融合的电路结构

摘要

本发明公开了一种图形处理器与视频编解码器融合的电路结构，包括图形处理器，所述图形处理器包括流处理器，其特征在于，所述流处理器包括：图形处理单元、视频处理单元、从控制器、共享单元。本发明对集成电路图形与视频处理芯片分开设计所导致的可靠性不足、数据传输时延大、芯片的流片费用高昂、以及片上资源利用率低等问题，提出了行之有效的设计结构，对传统的图形与视频分开设计的方法存在的问题进行了很好的解决，提高了电路设计的可靠性，减小了数据传输时延，降低了流片费用，很大程度的提高了片上资源的利用率。

主权项

一种图形处理器与视频编解码器融合的电路，包括图形处理器，所述图形处理器包括流处理器，其特征在于，所述流处理器包括：图形处理单元：识别图形运算控制帧，获取图形处理数据，在获得主控制器发出的图形运算信号后，结合共享单元中的硬件运算资源进行图形相关的运算操作；视频处理单元：识别视频编解码运算帧，获取编解码数据，在获得主控制器发出的视频编解码运算信号后，结合共享单元中的硬件运算资源进行视频相关的编解码运算操作；从控制器：接收主控制器控制信号，根据控制信号，对流处理器单元内各个单元进行协调控制，使各部分协调工作，当图形处理单元工作时，将共享单元使用权交给图形处理单元，此时视频处理单元不能占用共享单元；当视频处理单元工作时，控制权将会交给视频处理单元，此时图形处理单元则不能使用共享单元；共享单元：实为硬件运算单元，硬件实现各种数学运算，包括求倒数、求平方根、求指数以及加法、乘法操作，为图形处理单元和视频处理单元共享；所述流处理器连接所述主控制器，所述主控制器用于分配流处理器，对同一时间进行图形处理的流处理器个数和进行视频处理的流处理器的个数进行分配，以达到分时复用；主控制器根据当前图形和视频数据的计算量，合理分配处于视频编解码计算和图形计算的流处理器数量，以提高片上资源的利用率；所述流处理器连接高速缓冲存储器。