| 发明名称 | 半导体结构的形成方法 | ||
| 摘要 | 一种半导体结构的形成方法，包括：提供衬底，所述衬底具有下拉区域和上拉区域；在衬底表面形成掩膜层，所述掩膜层包括第一图形掩膜和第二图形掩膜，所述第一图形掩膜位于下拉区域内，所述第二图形掩膜位于上拉区域内；对所述第二图形掩膜的侧壁进行减薄；在对所述第二图形掩膜的侧壁进行减薄之后，以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成沟槽，位于第一图形掩模底部的衬底形成下拉晶体管有源区，位于第二图形掩模底部的衬底形成上拉晶体管有源区；在所述沟槽内形成隔离结构。所形成的半导体结构的质量改善、性能提高。 | ||
| 申请公布号 | CN105514044A | 申请公布日期 | 2016.04.20 |
| 申请号 | CN201410504710.8 | 申请日期 | 2014.09.26 |
| 申请人 | 中芯国际集成电路制造(上海)有限公司 | 发明人 | 韩秋华;陈杰;王冬江 |
| 分类号 | H01L21/8244(2006.01)I | 主分类号 | H01L21/8244(2006.01)I |
| 代理机构 | 北京集佳知识产权代理有限公司 11227 | 代理人 | 应战;骆苏华 |
| 主权项 | 一种半导体结构的形成方法，其特征在于，包括：提供衬底，所述衬底具有下拉区域和上拉区域；在衬底表面形成掩膜层，所述掩膜层包括第一图形掩膜和第二图形掩膜，所述第一图形掩膜位于下拉区域内，所述第二图形掩膜位于上拉区域内；对所述第二图形掩膜的侧壁进行减薄；在对所述第二图形掩膜的侧壁进行减薄之后，以所述掩膜层为掩膜，刻蚀所述衬底，在所述衬底内形成沟槽，位于第一图形掩模底部的衬底形成下拉晶体管有源区，位于第二图形掩模底部的衬底形成上拉晶体管有源区；在所述沟槽内形成隔离结构。 | ||
| 地址 | 201203 上海市浦东新区张江路18号 | ||