发明名称 |
使用选择性预充电的存储器 |
摘要 |
公开了对数字存储器进行操作的方法、设备和系统,其中,包括多个存储单元的数字存储器件接收用于对存储单元的子组执行操作的命令,其中所述存储单元的子组比所述器件作为整体包含的存储单元少,其中所述器件响应于所接收到的命令对与所述存储单元的子组相关联的位线子组进行选择性预充电。 |
申请公布号 |
CN103000217B |
申请公布日期 |
2016.04.20 |
申请号 |
CN201210320454.8 |
申请日期 |
2007.07.06 |
申请人 |
S.阿夸半导体有限公司 |
发明人 |
G·R·莫汉·拉奥 |
分类号 |
G11C7/12(2006.01)I;G11C7/22(2006.01)I;G11C11/4063(2006.01)I |
主分类号 |
G11C7/12(2006.01)I |
代理机构 |
中科专利商标代理有限责任公司 11021 |
代理人 |
王波波 |
主权项 |
一种数字存储器系统,包括:数字信号处理器;以及数字存储器件,所述数字存储器件可操作地耦合到所述数字信号处理器且包括:按包括多个列和多个行的网格布置的多个存储单元,每一列中的存储单元经由多个位线中的相应位线耦合,每一行中的存储单元经由多个行线中的相应行线耦合;以及预充电选择电路,所述预充电选择电路可操作地耦合到所述多个位线,且被配置为:在第一时钟周期且响应于所接收的用于对所述多个存储单元的第一子组进行第一访问操作的第一命令,对所述多个位线的第一子组进行选择性预充电,所述多个位线的第一子组包括数目比全部的所述多个位线的数目少的位线,其中所述多个位线的第一子组对应于所述多个存储单元的第一子组;以及在与第一时钟周期不同的第二时钟周期且响应于所接收的用于对所述多个存储单元的第二子组进行第二访问操作的第二命令,对所述多个位线的第二子组进行选择性预充电,所述多个位线的第二子组包括数目比全部的所述多个位线的数目少的位线,其中所述多个存储单元的第二子组包括至少一个不在所述多个存储单元的第一子组中的、且与所述多个存储单元的第一子组耦合到相同行线的存储单元,所述多个位线的第二子组对应于所述多个存储单元的第二子组。 |
地址 |
美国特拉华州 |