| 摘要 |
터널 전계 효과 트랜지스터(TFET)는, p형을 띠는 IV족 반도체 기판의 (111)면 상에 III-V족 화합물 반도체 나노와이어가 배치되고, 소스, 드레인 및 게이트의 각 전극이 적절히 배치되거나, 또는, n형을 띠는 IV족 반도체 기판의 (111)면 상에 III-V족 화합물 반도체 나노와이어가 배치되고, 소스, 드레인 및 게이트의 각 전극이 적절히 배치되어 구성된다. 상기 나노와이어는 제1 영역과 제2 영역에 의하여 구성되어 있다. 예를 들면, 제1 영역은 p형 도펀트로 단속적으로 도핑되고, 제2 영역은 n형 도펀트로 도핑되어 있다. |
