发明名称 |
一种制造半导体元件内连线结构的方法 |
摘要 |
制作半导体元件的方法,包含提供具有介电层于其上的基底,且介电层上具有复数个沟槽。接着,定义具有复数个开孔的贯通孔图案于基底上,形成阻隔材料层在至少一个沟槽的侧壁上,在介电层上用贯通孔图案及阻隔材料层当作遮罩元件进行蚀刻以得到贯通孔。
|
申请公布号 |
TW201614768 |
申请公布日期 |
2016.04.16 |
申请号 |
TW104115418 |
申请日期 |
2015.05.14 |
申请人 |
台湾积体电路制造股份有限公司 |
发明人 |
吴永旭;蔡政勋;张钰声;吴佳典;李忠儒;严永松;陈俊光;包天一;刘如淦;眭晓林 |
分类号 |
H01L21/768(2006.01);H01L23/48(2006.01) |
主分类号 |
H01L21/768(2006.01) |
代理机构 |
|
代理人 |
蔡坤财;李世章 |
主权项 |
一种半导体制作方法,包含:提供一基底,该基底包含一介电层形成于其上,该介电层具有复数个沟槽;定义一贯通孔图案于该基底上;形成一阻隔材料层在该些沟槽中至少一者的侧壁;以该贯通孔图案及该阻隔材料层作为一遮罩元件,在该介电层进行蚀刻以得到复数个贯通孔,令该些贯通孔之一连接至该些沟槽中的一第一沟槽的底端;以及填入导电材料于已蚀刻之该贯通孔以及该些沟槽。
|
地址 |
新竹市新竹科学工业园区力行六路8号 |