透过共最佳化逻辑核心块与记忆体冗余完成面积减缩的技术

摘要

明所揭示之技术系为透过决定备用核心布局来实现内嵌式记忆体阵列的尺寸减缩。在实施例中，包含整体处理参数的输入参数与设计特征结合，以便为晶粒计算对应于可能之冗余组构的良率值。所得到的各良率进行比较，以决定哪一个冗余组构最适合维持特定的良率。以一或多个备用核心(其内无冗余记忆体)所组构的晶粒，致使良率等于或超过具有用记忆体冗余之晶粒的良率。在某些例示的情况中，从核心取消记忆体冗余。另一实施例提供具有包括冗余核心之阵列的半导体结构，每一个冗余核心都包括记忆体阵列与逻辑结构的组成，其中，每一个冗余核心之至少其中一个记忆体阵列不以列冗余及行冗余至少其中之一来实施。

主权项

一种系统，包含：记忆体；处理器，耦接至该记忆体，且被组构成用以：接收整体处理参数(global process parameter)，该整体处理参数包括至少一个子构件(subcomponent)与对应的瑕疵密度；接收设计特征，该设计特征包括根据冗余组构(redundancy configuration)的晶粒组成(die composition)及至少一个该子构件：以及根据该整体处理参数与该设计特征，计算一或多个良率值(yield values)；其中，该一或多个良率值系根据包括一或多个备用核心的该晶粒组成，且在该晶粒的冗余核心区内无冗余记忆体。