发明名称 计算装置、通用序列汇流排埠以及操作通用序列汇流排的方法
摘要 说明用来操作低功率通用序列汇流排的系统与方法。通用序列汇流排埠包括与标准USB2协定相容的链结层与协定层。该链结层与协定层控制一实体层,以用来传送且接收在一对讯号线上的资料。该实体层包括全数位低速/全速(LS/FS)收发器,以使用在该对讯号线上的单端数位通讯来传送与接收在该对讯号线上的资料。
申请公布号 TW201614512 申请公布日期 2016.04.16
申请号 TW104129000 申请日期 2013.05.28
申请人 英特尔股份有限公司 发明人 陈惠珉;陈国鸿
分类号 G06F13/38(2006.01) 主分类号 G06F13/38(2006.01)
代理机构 代理人 林志刚
主权项 一种通用序列汇流排设备,包含:一实体层,包含:第一信号线eD+;第二信号线eD-;单端驱动器致能SE_Driver_Enable;单端接收器致能SE_Receiver_Enable;第一低速/全速传送器,具有单端驱动器输入SE-Driver_Input_P、耦接该单端驱动器致能SE_Driver_Enable的输入以及耦接该第一信号线eD+的输出;第二低速/全速传送器,具有单端驱动器输入SE_Driver_Input_N、耦接该单端驱动器致能SE_Driver_Enable的输入以及用以耦接该第二信号线eD-的输出;第一低速/全速接收器,具有耦接该第一信号线eD+的输入、耦接该单端接收器致能SE_Driver_Enable的输入以及耦接单端接收器输出SE_Receiver_Output_P的输出;第二低速/全速接收器,具有耦接该第二信号线eD-的输入、耦接该单端接收器致能SE_Receiver_Enable的输入以及耦接单端接收器输出SE_Receiver_Output_N的输出;第一下拉电阻器Rpd,具有耦接该第一信号线eD+的第一端,和具有第二端;以及 第二下拉电阻器Rpd,具有耦接该第二信号线eD-的第一端以及具有耦接该第一下拉电阻器之第二端的第二端。
地址 美国