发明名称 |
半导体装置及其制造方法 |
摘要 |
明的课题是在于使含记忆格的半导体装置的性能提升,该记忆格是具有控制闸电极、及对于控制闸电极隔着电荷积蓄层来形成的记忆闸电极。
其解决手段是在具有包含藉由所谓的后闸极制程(Gate-last process)所形成的金属闸极电极的闸极电极G1的MISFETQ1之半导体装置中,使矽膜全矽化物化来分别形成构成分闸型的MONOS记忆体的记忆格MC之控制闸电极CG及记忆闸电极MG。
|
申请公布号 |
TW201614809 |
申请公布日期 |
2016.04.16 |
申请号 |
TW104126110 |
申请日期 |
2015.08.11 |
申请人 |
瑞萨电子股份有限公司 |
发明人 |
天羽生淳 |
分类号 |
H01L27/115(2006.01);H01L29/423(2006.01) |
主分类号 |
H01L27/115(2006.01) |
代理机构 |
|
代理人 |
林志刚 |
主权项 |
一种半导体装置,其特征系具有记忆格,其系包含:半导体基板;第1闸极电极,其系包含在前述半导体基板上隔着第1绝缘膜而形成的第1矽化物层;第2闸极电极,其系包含在前述第1闸极电极的侧壁隔着内部具有电荷积蓄部的第2绝缘膜而形成的第2矽化物层;及第1源极.汲极领域,其系形成于前述半导体基板的主面,前述第2闸极电极系于前述半导体基板上隔着前述第2绝缘膜而形成,前述第1矽化物层系接触于前述第1绝缘膜的上面,前述第2矽化物层系接触于前述第2闸极电极与前述半导体基板之间的前述第2绝缘膜的上面。
|
地址 |
日本 |