发明名称 |
用于检验输出信号的方法和定时器模块 |
摘要 |
本发明涉及一种用于检验定时器模块的输出信号的方法,其中定时器模块具有至少一个输出模块、至少一个输入模块和至少一个逻辑模块。在此,除了要检验的输出信号通过输出模块输出之外,该要检验的输出信号还通过输入模块被读入到定时器模块中,并且针对该要检验的输出信号,在输入模块中确定要检验的信号特性。此外,通过逻辑模块从输入模块读取要检验的信号特性,以及在逻辑模块中的要检验的信号特性与针对所述信号特性的预给定的值进行比较。 |
申请公布号 |
CN102859494B |
申请公布日期 |
2016.04.13 |
申请号 |
CN201180016700.4 |
申请日期 |
2011.03.16 |
申请人 |
罗伯特·博世有限公司 |
发明人 |
E.贝尔;R.巴托洛梅 |
分类号 |
G06F11/07(2006.01)I;G05B19/042(2006.01)I;B60W50/04(2006.01)I |
主分类号 |
G06F11/07(2006.01)I |
代理机构 |
中国专利代理(香港)有限公司 72001 |
代理人 |
胡莉莉;卢江 |
主权项 |
一种控制设备的定时器模块(100),其具有至少一个输出模块(113,114)、至少一个输入模块(116)和至少一个逻辑模块(109),其特征在于,该定时器模块(100)具有如下装置:‑ 除了要检验的输出信号通过输出模块(113,114)输出之外还通过输入模块(116)读入所述要检验的输出信号的装置,‑ 针对所述要检验的输出信号在输入模块(116)中确定信号特性的装置,‑ 通过逻辑模块(109)从输入模块(116)读取所述信号特性的装置,以及‑ 在逻辑模块(109)中将所述信号特性与至少一个比较值进行比较的装置,其中输出信号的信号长度作为信号特性通过如下方式被比较:输出信号的信号边沿在输入模块(116)中被分配有时间戳值,并且所述时间戳值的差与容许的最大值进行比较,其中所述输入模块(116)负责对定时器模块(100)的输入信号进行滤波和接收,并且所述输入信号在处理之后被暂存在所述输出模块(113,114)中,以用于生成输出信号,其中所述定时器模块(100)具有路由单元(101),所述路由单元(101)将所述输出模块(113,114)、所述输入模块(116)和所述逻辑模块(109)相互连接并且通过阻塞式请求和发送数据来表示用于所述定时器模块(100)的中断方案。 |
地址 |
德国斯图加特 |