半导体存储器元件及其测试方法

摘要

本发明揭示一种半导体存储器元件及其测试方法。根据本发明的一实施例，该测试方法包含以下步骤：首先，该半导体存储器元件根据一模式选择信号进入一测试模式。当该半导体存储器元件进入该测试模式后，致能一第一字线。在该第一字线致能后依序写入测试数据至该第一字线上耦接的多个存储器晶胞中。接着，不致能该第一字线并锁存该半导体存储器元件中的每一位线对间的数据。接着，致能一第二字线。在该第二字线致能后将每一位线对间所锁存的数据直接写入至该第二字线上耦接的多个存储器晶胞中。

主权项

一种半导体存储器元件，包含：多个存储器单元(memory unit)，每一存储器单元包含：一存储器阵列，其包含多对位线对、多条字线、多个感测放大器、以及设置于所述位线和所述字线的交点的多个存储器晶胞(memory cell)，每一感测放大器耦接于每一位线对以根据一感测致能信号锁存该位线对间的数据；及一感测信号产生电路，用以产生该感测致能信号以致能所述感测放大器和用以停止产生该感测致能信号以不致能所述感测放大器；以及一命令解码器，用以在接收一第一启动命令后产生一第一行致能信号以致能一第一存储器单元中的一第一字线，在接收一组写入命令后产生一组列致能信号以根据该组列致能信号依序写入测试数据至该第一字线上耦接的多个存储器晶胞，在接收一第一预充电命令后停止产生该第一行致能信号以不致能该第一字线，在接收一第二启动命令后产生一第二行致能信号以致能一第二字线，并在接收一第二预充电命令后停止产生该第二行致能信号以不致能该第二字线；其中，该半导体存储器元件选择性地运作于一正常模式或一测试模式，当该半导体存储器元件运作在该测试模式时，该感测信号产生电路在该命令解码器接收该第一启动命令后产生该感测致能信号，在该命令解码器接收该第一预充电命令后维持该感测致能信号的电压值，使得该第二字线致能后所述感测放大器所锁存的数据会直接写入至该第二字线上耦接的多个存储器晶胞中。