发明名称 提高分栅式闪存中控制栅极对浮栅的耦合系数的方法
摘要 本发明提供了一种提高分栅式闪存中控制栅极对浮栅的耦合系数的方法。在衬底上形成由闪存分栅单元结构组成的闪存单元阵列,闪存单元阵列的每一排的最外侧形成有布置在浅沟槽隔离区中的连接接触孔单元;每一排的闪存分栅单元结构的栅极结构的相应控制栅极是连接在一起;连接接触孔单元的栅极结构中形成有与其所在的排的闪存分栅单元结构的控制栅极相连的控制多晶硅;对连接接触孔单元的衬底表面的氧化物层进行刻蚀以便暴露出控制多晶硅,保留闪存分栅单元结构的衬底表面的氧化物层;在闪存分栅单元结构的栅极结构及连接接触孔单元的栅极结构两侧形成相互连接的连接侧墙,连接侧墙布置在连接接触孔单元的暴露的控制多晶硅的表面上,并布置在闪存分栅单元结构的衬底表面上的氧化物层上。
申请公布号 CN103715076B 申请公布日期 2016.04.13
申请号 CN201310739106.9 申请日期 2013.12.27
申请人 上海华虹宏力半导体制造有限公司 发明人 方亮
分类号 H01L21/28(2006.01)I;H01L29/423(2006.01)I 主分类号 H01L21/28(2006.01)I
代理机构 上海思微知识产权代理事务所(普通合伙) 31237 代理人 郑玮
主权项 一种提高分栅式闪存中控制栅极对浮栅的耦合系数的方法,其特征在于包括:在衬底上形成由闪存分栅单元结构组成的闪存单元阵列,其中闪存单元阵列的每一排的最外侧形成有布置在浅沟槽隔离区中的连接接触孔单元;其中,每一排的闪存分栅单元结构的栅极结构的相应控制栅极是连接在一起的;而且其中,连接接触孔单元具有栅极结构,连接接触孔单元的栅极结构中形成有与其所在的排的闪存分栅单元结构的控制栅极相连的控制多晶硅;并且,在闪存分栅单元结构的衬底表面以及连接接触孔单元的衬底表面形成有氧化物层;对连接接触孔单元的衬底表面的氧化物层进行刻蚀以便暴露出控制多晶硅,同时保留闪存分栅单元结构的衬底表面的氧化物层;在闪存分栅单元结构的栅极结构的两侧形成有连接侧墙,在连接接触孔单元的栅极结构的两侧形成有连接侧墙,所述闪存分栅单元结构的栅极结构的两侧形成的连接侧墙与所述连接接触孔单元的栅极结构的两侧形成的连接侧墙相互连接,由此连接侧墙直接布置在连接接触孔单元的暴露的控制多晶硅的表面上,并且布置在闪存分栅单元结构的衬底表面上的氧化物层上。
地址 201203 上海市浦东新区上海市张江高科技园区祖冲之路1399号