发明名称 多芯片堆叠的封装体及其制造方法
摘要 本发明提供了一种多芯片堆叠的封装体及其制造方法。根据本发明的多芯片堆叠的封装体包括:引线框架,引线框架的芯片置盘的部分设置有开口;第一芯片,第一芯片的第一表面结合到芯片置盘的下表面,第一表面的一部分被芯片置盘的开口暴露;第二芯片,第二芯片的第一表面结合到所述第一芯片的与其第一表面相对的第二表面;第一引线,连接在第一芯片的被暴露的部分与引线框架的内引脚之间;第二引线,连接在第二芯片的边缘与引线框架的内引脚之间;封装材料,包封引线框架、第一芯片、第二芯片、第一引线和第二引线,使得第二芯片的与其第一表面相对的第二表面被暴露。该封装体的整体厚度减小,并且散热性能提高。
申请公布号 CN102347303B 申请公布日期 2016.04.13
申请号 CN201010242964.9 申请日期 2010.07.30
申请人 三星半导体(中国)研究开发有限公司;三星电子株式会社 发明人 陈松
分类号 H01L23/495(2006.01)I;H01L23/367(2006.01)I;H01L21/50(2006.01)I 主分类号 H01L23/495(2006.01)I
代理机构 北京铭硕知识产权代理有限公司 11286 代理人 韩明星;李娜娜
主权项 一种多芯片堆叠的封装体,所述封装体包括:引线框架,所述引线框架的芯片置盘的中央部分设置有开口;第一芯片,所述第一芯片的第一表面结合到芯片置盘的下表面,所述第一表面的一部分被芯片置盘的开口暴露;第二芯片,所述第二芯片的第一表面结合到所述第一芯片的与其第一表面相对的第二表面,第二芯片不直接接触芯片置盘的下表面,并且所述第二芯片的尺寸大于所述第一芯片的尺寸使得所述第二芯片的边缘暴露,以进行引线连接;第一引线,连接在所述第一芯片的被暴露的部分与所述引线框架的内引脚之间;第二引线,连接在所述第二芯片的边缘与所述引线框架的内引脚之间;封装材料,包封所述引线框架、第一芯片、第二芯片、第一引线和第二引线,使得所述第二芯片的与其第一表面相对的第二表面被暴露。
地址 215021 江苏省苏州市工业园区国际科技园科技广场7楼