锁存器及包括该锁存器的分频器电路

摘要

本发明涉及半导体器件，公开了一种锁存器及包括该锁存器的分频器电路。本发明中，该锁存器在同一条电流通路上实现了两对差分信号的处理，实现了电流的复用，节省了芯片面积，降低了功耗。在分频器电路中使用上述锁存器，相对于传统分频器电路，将使用一半的锁存器实现相同的功能，节省面积，降低功耗，同时由于电路结构简单，可以大幅提高输出信号的相位正交性和幅度匹配性，提高电路的性能，并且在反馈通路上，多加几级锁存器，就可以非常容易地扩展成不同分配模式的分频器，可扩展性好。

主权项

一种锁存器，其特征在于，包括差分输入级电路和输出比较级电路；所述差分输入级电路包括：第一差分对管，该第一差分对管以数据输入信号和互补数据输入信号作为输入信号，并输出互补数据输出信号和数据输出信号；第一、第二负载，连接在电源与所述第一差分对管的两个第一极之间；复用差分对管，包括第二差分对管和第三差分对管，所述第二、第三差分对管均分别用于通过两对正交的差分信号控制第一差分对管和输出比较级电路与地之间的电流通路；所述输出比较级电路包括：交叉耦合正反馈电路，对所述差分输入级电路的输出信号进行整形输出；其中，所述第一差分对管包括第一金属氧化物半导体MOS晶体管和第二MOS晶体管，且所述第一、第二MOS晶体管的栅极分别连接所述数据输入信号和所述互补数据输入信号，所述第一、第二MOS晶体管的第一极分别输出互补数据输出信号和数据输出信号，第二极连接在一起，所述第一负载连接在所述电源与所述第一MOS晶体管的第一极之间，所述第二负载连接在所述电源与所述第二MOS晶体管的第一极之间；所述复用差分对管中，第二差分对管包括第五MOS晶体管和第六MOS晶体管，且所述第五、第六MOS晶体管的栅极分别连接第一触发信号和第二触发信号，第五、第六MOS晶体管的第一极分别连接第一、第二MOS晶体管的第二极，第五、第六MOS晶体管的第二极均接地；第三差分对管包括第七MOS晶体管和第八MOS晶体管，且所述第七、第八MOS晶体管的栅极分别连接第一互补触发信号和第二互补触发信号，第七、第八MOS晶体管的第一极分别连接第三、第四MOS晶体管的第二极，第七、第八MOS晶体管的第二极均接地；所述交叉耦合正反馈电路包括第三MOS晶体管和第四MOS晶体管，所述第三MOS晶体管的栅极和第四MOS晶体管的第一极连接在一起，并连接至第二MOS晶体管的第一极；所述第四MOS晶体管的栅极和第三MOS晶体管的第一极连接在一起，并连接至第一MOS晶体管的第一极；所述第三、第四MOS晶体管的第二极连接在一起；所述第一触发信号和第一互补触发信号为一对差分信号，所述第二触发信号和第二互补触发信号为一对差分信号，且所述第一触发信号和第二触发信号为正交信号；所述MOS晶体管均为NMOS晶体管，其第一极为漏极，第二极为源极；或所述MOS晶体管均为PMOS晶体管，其第一极为源极，第二极为漏极。