发明名称 Thin Film Transistor Array Substrate and Method for Manufacturing the Same
摘要 본 발명은 바텀 게이트 구조를 적용한 구조에서, 마스크 수를 저감하여 공정을 줄이고, 수율을 향상시킨 박막 트랜지스터 어레이 기판 및 이의 제조 방법에 관한 것으로, 본 발명의 박막 트랜지스터 어레이 기판의 제조 방법은 기판 상에, 게이트 라인 및 이로부터 돌출되는 게이트 전극을 형성하는 단계;와, 상기 게이트 라인 및 게이트 전극을 포함한 기판 상에 게이트 절연막을 형성하는 단계;와, 상기 게이트 전극을 덮는 형상으로 폴리실리콘으로 이루어진 액티브층을 형성하는 단계;와, 상기 액티브층을 포함한 기판 상에 제 1 감광막 패턴을 형성하는 단계;와, 상기 제 1 감광막 패턴을 마스크로 하여, 상기 액티브층에 불순물을 주입하여 도핑영역을 정의하는 단계;와, 상기 제 1 감광막 패턴 및 상기 액티브층을 포함한 상기 기판상에 데이터 금속층을 형성하는 단계;와, 상기 제 1 감광막 패턴과 그 상부에 데이터 금속층을 리프트오프하여 제거하며, 상기 액티브층 상의 남아있는 데이터 금속층을 소오스 전극과 드레인 전극으로 정의하고 상기 소오스 전극과 연결되며, 상기 게이트 라인과 교차된 방향의 데이터 라인을 정의하는 단계;와, 상기 데이터 라인, 소오스 전극, 드레인 전극 및 액티브층을 포함한 기판 상에 보호막을 형성하고, 상기 드레인 전극 일부를 노출하는 콘택홀을 형성하는 단계; 및 상기 콘택홀 내부 및 상기 보호막 상에 화소 전극을 형성하는 단계를 포함하여 이루어진 것을 특징으로 한다.
申请公布号 KR101611908(B1) 申请公布日期 2016.04.12
申请号 KR20090108813 申请日期 2009.11.11
申请人 엘지디스플레이 주식회사 发明人 오금미
分类号 G02F1/1333;H01L29/786;H01L51/52 主分类号 G02F1/1333
代理机构 代理人
主权项
地址