发明名称 コンパクトなクロック分配のための集積回路フロアプラン
摘要 集積回路は、コアロジックおよび、コアロジックの周囲に設置される複数のインターフェースブロックを含む。複数の入力または出力(I/O)回路が複数のインターフェースブロックの1つに割り当てられている。I/O回路は、集積回路以外のデバイスに結合される外部I/O回路と、集積回路に結合される内部I/O回路とを含む。各インターフェースブロックは、インターフェースブロックの第1の側に設置された第1の複数のI/O回路と、インターフェースブロックの第2の側に設置された第2の複数のI/O回路とを含む。各インターフェースブロックはまた、第1の複数のI/O回路と第2の複数のI/O回路との間の、インターフェースブロックのためのインターフェースロジックと、インターフェースブロックのI/O回路を形成するために起動ロジックおよび取り込みロジックを駆動する最小長のクロック分配を含むロジックハブとを含む。
申请公布号 JP2016510950(A) 申请公布日期 2016.04.11
申请号 JP20150561409 申请日期 2014.02.26
申请人 クゥアルコム・インコーポレイテッドQUALCOMM INCORPORATED 发明人 スリニバス、バイシュナフ;キム、ロバート・ウォン・チョル;クロビス、フィリップ・マイケル;ウェスト、ディビッド・イアン
分类号 H01L21/82;H01L21/822;H01L27/04 主分类号 H01L21/82
代理机构 代理人
主权项
地址