| 摘要 |
제1 크로스 커플링된 인버터 회로(P1+N1) 및 제2 크로스 커플링된 인버터 회로(P2+N2)를 포함하는 다중 포트 메모리 셀이 개시된다. 각각의 인버터 회로의 입력 노드(150/180)가 다른 인버터 회로의 출력 노드(180/150)에 연결되어 다른 인버터 회로의 반전된 출력을 수신한다. 다중 포트 메모리 셀은 제1 타입의 제1 액세스 트랜지스터쌍(P3, P4)을 포함하고, 이들 각각은 제1 및 제2 인버터 회로의 각각의 회로의 입력 노드(150, 180)에 연결된다. 또한, 다중 포트 메모리 셀은 제2 타입의 제2 액세스 트랜지스터쌍(N3, N4)을 포함하고, 이들 각각은 제1 및 제2 인버터 회로의 각각의 회로의 입력 노드(150, 180)에 연결된다. 다중 포트 메모리 셀은 레이아웃 컴팩트성(compactness) 및 SEU 내성(tolerance)에서 효과를 나타낸다. |
