摘要 |
L'invention concerne un système embarqué sur une puce (100) comprenant un ensemble de modules maîtres parmi un module de traitement principal (101a) et un contrôleur d'accès direct à la mémoire (DMA) (102a) associé (101a), et au moins un module de traitement secondaire (101b) et un DMA (102b) associé (101b), et de modules esclaves, chaque module maître étant configuré pour être connecté à une source d'horloge, une alimentation, et des modules esclaves parmi : un ensemble périphériques de proximité (105a,b), au moins une mémoire interne (104a,b), et un ensemble (106) de périphériques et de mémoires externes partagés par les modules maîtres, ladite source d'horloge, l'alimentation, les périphériques de proximité (105a,b) et une mémoire cache (103a,b) d'un module de traitement maître et de son DMA étant dédiés audit module de traitement maître et non partagés avec les autres modules de traitement de l'ensemble de modules maîtres, ladite au moins une mémoire interne (104a,b) de chaque module de traitement maître et de son DMA étant dédiée audit module de traitement maître, ledit module de traitement principal pouvant toutefois y accéder (101a). |