发明名称 |
半导体集成电路装置以及高频模块 |
摘要 |
本发明提供一种可实现提高高频信号的失真特性的半导体集成电路装置、以及具备该半导体集成电路装置的高频模块。例如,包括:分别与接收端子(RX1、RX2)相连接的接收开关用晶体管(Q_RX1、Q_RX2)、以及汇集(Q_RX1、Q_RX2)的一端并与天线连接端子(PNant)相连接的接收开关用公共晶体管(Q_RXcom)。此时,(Q_RXcom)的栅极宽度被设定为(Q_RX1)的栅极宽度与(Q_RX2)的栅极宽度的总和。由此,在进行发送动作时,能通过(Q_RXcom)、(Q_RX1)、(Q_RX2)几乎均一地对(PNant)的电压(Vin)进行分压。 |
申请公布号 |
CN103339858B |
申请公布日期 |
2016.04.06 |
申请号 |
CN201280006482.0 |
申请日期 |
2012.05.15 |
申请人 |
株式会社村田制作所 |
发明人 |
中岛秋重 |
分类号 |
H03K17/693(2006.01)I;H04B1/44(2006.01)I |
主分类号 |
H03K17/693(2006.01)I |
代理机构 |
上海专利商标事务所有限公司 31100 |
代理人 |
张鑫 |
主权项 |
一种半导体集成电路装置,其特征在于,包括:天线端子,该天线端子为天线连接用,并向天线传输第1发送信号;作为接收端子的第1至第N端子,其中,N为2以上的整数;公共晶体管,该公共晶体管的源漏极路径连接于所述天线端子与公共节点之间,并在向所述天线端子传输所述第1发送信号时,将三栅极晶体管即该公共晶体管控制成截止状态;第1至第N晶体管,该第1至第N晶体管各自的源漏极路径连接于所述公共节点与所述第1至第N端子之间,并在将所述公共晶体管控制成截止状态时,也将该第1至第N晶体管控制成截止状态;以及对所述公共晶体管的栅极电压进行控制的公共控制端子,作为所述公共晶体管的所述三栅极晶体管中所包含的两端的栅极经由第1电阻与所述公共控制端子相连接,作为所述公共晶体管的所述三栅极晶体管中所包含的中央的栅极经由电阻值比所述第1电阻要小的第2电阻与所述公共控制端子相连接。 |
地址 |
日本京都府 |