独立式键盘扫描及编码电路

摘要

一种独立式键盘扫描及编码电路，由独立式键盘、第一缓冲寄存器、第二缓冲寄存器、状态码寄存器、编码器、数据组合单元组成。所述电路经由时钟脉冲、扫描脉冲的控制，将对单键操作、组合键操作、键盘维持状态操作的定位，转换成同一二进制长度的有效状态码和无效状态码，经过编码器编码后输出与每一个有效状态码对应的有效键号或者是输出与所有无效状态码对应的无效键号；不同的单键操作、组合键操作、键盘维持状态操作仅体现在状态码的不同上；如果需要增减按键操作功能或者是调整按键操作功能，不需要修改键盘扫描电路结构，只需根据增减后的状态码与键号之间的对应关系更改编码器即可。所述发明电路不用编写和运行程序，工作可靠。

主权项

一种独立式键盘扫描及编码电路，其特征在于，由独立式键盘、第一缓冲寄存器、第二缓冲寄存器、状态码寄存器、编码器、数据组合单元组成；所述独立式键盘扫描及编码电路由扫描脉冲和时钟脉冲进行同步控制；所述独立式键盘共有N个按键，设有N位键盘状态信号输出端；所述N位键盘状态信号为电平信号；所述第一缓冲寄存器和第二缓冲寄存器均N位二进制寄存器；所述第一缓冲寄存器的N位数据输入端依次连接至N位键盘状态信号输出端；所述第二缓冲寄存器的N位数据输入端依次连接至N位键盘状态信号输出端；所述第一缓冲寄存器和第二缓冲寄存器的接收脉冲输入端连接至扫描脉冲；所述数据组合单元设有第一路N位数据输入端、第二路N位数据输入端和2×N位数据输出端；所述第一路N位数据输入端依次连接至第一缓冲寄存器的N位数据输出端，第二路N位数据输入端依次连接至第二缓冲寄存器的N位数据输出端；所述数据组合单元还设有数据选择信号端；所述数据选择信号端连接至扫描脉冲；数据组合单元的2×N位数据输出中，所述扫描脉冲为低电平时，第一路N位数据在前，第二路N位数据在后；所述扫描脉冲为高电平时，第一路N位数据在后，第二路N位数据在前；或者是，数据组合单元的2×N位数据输出中，所述扫描脉冲为低电平时，第一路N位数据在后，第二路N位数据在前；所述扫描脉冲为高电平时，第一路N位数据在前，第二路N位数据在后；所述状态码寄存器为2×N位二进制寄存器；状态码寄存器的2×N位数据输入端连接至数据组合单元的2×N位数据输出端；所述状态码寄存器的接收脉冲输入端连接至时钟脉冲；所述编码器有2×N位编码输入端，所述2×N位编码输入端连接至状态码寄存器的2×N位数据输出端。