一种可实现异或门或者同或门复用的电路

摘要

本发明公开了一种可实现异或门或者同或门复用的电路，属于集成电路的技术领域。电路包括级联的复合逻辑门电路和二选一选通电路，复合逻辑门电路包括：或非门单元和与或非门单元以及第一反相器，或非门单元的输入端和与或非门单元的输入端分别接两路输入信号，或非门单元输出端接与或非门单元控制端，与或非门单元输出端连接第一反相器输入端并输出异或运算结果，第一反相器输出端输出同或运算结果，二选一选通电路选通由或非门单元和与或非门单元组成的异或门单元或者由或非门单元和与或非门单元及第一反相器组成的同或门单元。本发明实现了异或门或者同或门电路的简单复用，减少了整个电路系统的晶体管数量，从而减小版图面积以及电路功耗。

主权项

一种可实现异或门或者同或门复用的电路，其特征在于，包括级联的复合逻辑门电路和二选一选通电路，所述复合逻辑门电路包括：或非门单元和与或非门单元及第一反相器，所述或非门单元的输入端和与或非门单元的输入端分别接两路输入信号，或非门单元输出端接与或非门单元控制端，与或非门单元输出端连接第一反相器输入端并输出异或运算结果，第一反相器输出端输出同或运算结果，二选一选通电路选通由或非门单元和与或非门单元组成的异或门单元或者由或非门单元和与或非门单元及第一反相器组成的同或门单元；其中，所述或非门单元包括：第一PMOS管、第二PMOS管、第一NMOS管、第二NMOS管，所述与或非门单元包括：第三PMOS管、第四PMOS管、第五PMOS管、第三NMOS管、第四NMOS管、第五NMOS管，所述第一PMOS管的栅极接第一路输入信号，源极接电源，漏极接第二PMOS管源极，所述第二PMOS管的栅极接第二路输入信号，漏极与第一NMOS管漏极及第二NMOS管漏极并接后作为或非门单元的输出端，所述第一NMOS管的栅极接第一路输入信号，源极接地，所述第二NMOS管的栅极接第二路输入信号，源极接地，所述第三PMOS管的栅极接第一路输入信号，源极与第四PMOS管源极及第五PMOS管漏极连接，漏极与第四PMOS管漏极及第三NMOS管漏极以及第五NMOS管漏极并接后作为与或非门单元的输出端，所述第四PMOS管栅极接第二路输入信号，所述第五PMOS管的栅极与第五NMOS管栅极并接后作为与或非门单元的控制端，源极接电源，所述第三NMOS管的栅极接第一路输入信号，源极接第四NMOS管漏极，所述第四NMOS管的栅极接第二路输入信号，源极接地，所述第五NMOS管的源极接地。