| 发明名称 | 半导体器件及其制造方法 | ||
| 摘要 | 半导体器件及其制造方法，提高半导体器件的可靠性。在引线框架(LF)设有一对悬吊部(HL)，并且夹具(CLP)由主体部(BDU)和一对延伸部(EXU)构成，以此为前提，一对延伸部(EXU)搭载于一对悬吊部(HL)上而被支承。由此，夹具(CLP)被搭载于引线(LD1)上(1点)和一对悬吊部(HL)上(2点)，夹具(CLP)被这些部件3点支承。 | ||
| 申请公布号 | CN105470224A | 申请公布日期 | 2016.04.06 |
| 申请号 | CN201510623157.4 | 申请日期 | 2015.09.25 |
| 申请人 | 瑞萨电子株式会社 | 发明人 | 武藤晃;板东晃司;佐藤幸弘;御田村和宏 |
| 分类号 | H01L23/48(2006.01)I;H01L21/60(2006.01)I | 主分类号 | H01L23/48(2006.01)I |
| 代理机构 | 北京市金杜律师事务所 11256 | 代理人 | 陈伟;李文屿 |
| 主权项 | 一种半导体器件的制造方法，包括：(a)准备芯片搭载部的工序；(b)准备具有引线和悬吊部的引线框架的工序；(c)准备具有主体部和延伸部的金属板的工序；(d)在所述芯片搭载部的上表面上经由第一导电性粘接材料搭载半导体芯片的工序；(e)在所述(d)工序后，在搭载着所述半导体芯片的所述芯片搭载部的上方配置所述引线框架的工序；(f)在所述(e)工序后，以在俯视下所述半导体芯片的电极焊盘与所述引线的一部分重叠的方式，经由第二导电性粘接材料配置所述金属板的所述主体部，并且在所述引线框架的所述悬吊部上配置所述金属板的所述延伸部的工序，以及(g)在所述(f)工序后，将所述半导体芯片封固而形成封固体的工序。 | ||
| 地址 | 日本东京都 | ||