| 发明名称 | 半导体器件制造方法 | ||
| 摘要 | 一种半导体器件制造方法，包括：在衬底上形成沿第一方向延伸的多个鳍片；在鳍片上形成沿第二方向延伸的假栅极堆叠结构；在假栅极堆叠结构沿第一方向的两侧形成栅极侧墙；在栅极侧墙沿第一方向的两侧、鳍片顶部外延生长抬升源漏区；以栅极侧墙为掩模，执行轻掺杂离子注入，穿过抬升源漏区、在栅极侧墙沿第一方向的两侧鳍片中形成源漏延伸区；去除假栅极堆叠结构，形成栅极沟槽；在栅极沟槽中形成栅极堆叠结构。依照本发明的半导体器件制造方法，在外延生长抬升源漏区之后再注入形成LDD/SDE结构，并且调整了注入工艺，提高了器件的稳定性，减缓了器件的短沟道效应。 | ||
| 申请公布号 | CN105470133A | 申请公布日期 | 2016.04.06 |
| 申请号 | CN201410454224.X | 申请日期 | 2014.09.06 |
| 申请人 | 中国科学院微电子研究所 | 发明人 | 殷华湘;秦长亮;马小龙;王桂磊;朱慧珑 |
| 分类号 | H01L21/336(2006.01)I;H01L29/78(2006.01)I | 主分类号 | H01L21/336(2006.01)I |
| 代理机构 | 北京蓝智辉煌知识产权代理事务所(普通合伙) 11345 | 代理人 | 陈红 |
| 主权项 | 一种半导体器件制造方法，包括：在衬底上形成沿第一方向延伸的多个鳍片；在鳍片上形成沿第二方向延伸的假栅极堆叠结构；在假栅极堆叠结构沿第一方向的两侧形成栅极侧墙；在栅极侧墙沿第一方向的两侧、鳍片顶部外延生长抬升源漏区；以栅极侧墙为掩模，执行轻掺杂离子注入，穿过抬升源漏区、在栅极侧墙沿第一方向的两侧鳍片中形成源漏延伸区；去除假栅极堆叠结构，形成栅极沟槽；在栅极沟槽中形成栅极堆叠结构。 | ||
| 地址 | 100029 北京市朝阳区北土城西路3# | ||