发明名称 |
信号电路时延检测系统 |
摘要 |
本发明公开了一种信号电路时延检测系统,第一微控制器控制信号发生器产生两路信号,一路信号直接输入到第二比较器,另外一路经过被测信号电路后输入到第一比较器,经两个比较器输出的两路信号再输入到CPLD,CPLD的输出连接到第二微控制器,第二微控制器MCU2连接TFT触摸屏和用于存储信息的SD卡。在CPLD时延检测单元中,对被测信号电路采用双输入时差测量法,从而可以保证宽带信号的测量。信号发生器产生的信号频率和幅度可调。不同频率的信号可以满足不同测量要求,可测量不同信号单元电路的信号时延特性。本发明可测量一定频率范围的不同信号电路的时延特性曲线,并可将其存储到SD卡中,方便历史查询。 |
申请公布号 |
CN103163449B |
申请公布日期 |
2016.04.06 |
申请号 |
CN201310110553.8 |
申请日期 |
2013.04.01 |
申请人 |
河海大学常州校区 |
发明人 |
唐莹莹;陈秉岩;刘文婷;周妍;朱晖;周娟;殷澄;朱昌平;高远;单鸣雷 |
分类号 |
G01R31/317(2006.01)I |
主分类号 |
G01R31/317(2006.01)I |
代理机构 |
南京纵横知识产权代理有限公司 32224 |
代理人 |
董建林 |
主权项 |
一种信号电路时延检测系统,其特征在于:接收输入信息的键盘连接第一微控制器,第一微控制器控制信号发生器产生一个被测信号电路所需要的频率的信号,该信号分为两路,一路直接输入到第二比较器,另外一路经过被测信号电路后输入到第一比较器,经第一比较器、第二比较器输出的两路信号再输入到CPLD,CPLD的输出连接到第二微控制器,第二微控制器连接TFT触摸屏和用于存储信息的SD卡;所述CPLD内进行时延检测的步骤为:在CPLD时延检测程序中采用双输入时差测量法,当一路信号的上升沿先到达CPLD时,触发CPLD开始计数,当另外一路信号的上升沿到达时,触发CPLD截止计数,得到计数值D,再通过被测信号电路的时延t<sub>d</sub>的表达式<img file="FDA0000857648840000011.GIF" wi="286" he="137" />将计数值转换为时延值,其中,f<sub>0</sub>为CPLD的时钟频率。 |
地址 |
213022 江苏省常州市晋陵北路200号 |