一种高速采集处理系统瞬态功耗降低电路及方法

摘要

一种高速采集处理系统瞬态功耗降低电路及方法，基于多片AD和FPGA实现，多片高速AD模数转换模块完成多路宽带信号的采集，FPGA完成多片高速AD模数转换模块的上电控制、配置并完成高速AD模数转换模块输出的高速并行信号的接收及处理，开关电源类型的DC/DC模块完成+28V转+5V，开关电源类型的点负载模块分别完成+5V电压转+1.2V电压和+5V电压转+2.5V电压的功能，多片线性稳压电源模块完成+2.5V转+1.9V的功能，调节点负载模块的开关频率和补偿参数。本发明使高速采集电路在FPGA加载及宽带信号输入的情况下瞬态功耗得到一定的抑制，DC/DC模块在瞬态功耗接近额定输出时仍能稳定工作，从而保证DC/DC模块较高的输出效率，从而降低了整机的热耗。

主权项

一种高速采集处理系统瞬态功耗降低电路，其特征在于：包括多个高速AD转换模块、FPGA模块、DC/DC模块、两个点负载模块和多个线性稳压模块；DC/DC模块对输入的电压进行电压转换，输出点负载模块工作电压至两个点负载模块，一个点负载模块对输入的所述点负载模块工作电压进行电压转换，输出FPGA内核电压给FPGA芯片；另一个点负载模块对输入的所述点负载模块工作电压进行电压转换，输出FPGA的I/O电压至FPGA芯片，同时，所述FPGA的I/O电压还被输出到多个线性稳压模块，多个线性稳压模块对输入电压进行线性稳压变换，产生AD工作电压并输出至多个高速AD转换模块；FPGA分时产生高速AD模数转换模块的上电控制信号，控制多个高速AD模数转换模块逐一上电；FPGA还分时产生高速AD模数转换模块的配置信号，控制多个高速AD模数转换模块逐一配置；高速AD转换模块对输入的宽带模拟信号进行采样，并进行模数转换及降速后，得到并行数字信号输出至FPGA。