发明名称 |
用于异步地并独立地控制多核处理单元中的核时钟的系统和方法 |
摘要 |
本发明揭示一种控制多核处理单元中的核时钟的方法,且所述方法可包含:在第零核上执行第零动态时钟和电压缩放DCVS算法;以及在第一核上执行第一DCVS算法。所述第零DCVS算法可为可操作的,以独立地控制与所述第零核相关联的第零时钟频率,且所述第一DCVS算法可为可操作的,以独立地控制与所述第一核相关联的第一时钟频率。 |
申请公布号 |
CN102687096B |
申请公布日期 |
2016.04.06 |
申请号 |
CN201080056469.7 |
申请日期 |
2010.12.08 |
申请人 |
高通股份有限公司 |
发明人 |
博胡斯拉夫·里赫利克;阿里·伊兰里;布赖恩·J·萨尔斯贝里;素密·苏尔;史蒂文·S·汤姆森;罗伯特·A·格伦 |
分类号 |
G06F1/32(2006.01)I |
主分类号 |
G06F1/32(2006.01)I |
代理机构 |
北京律盟知识产权代理有限责任公司 11287 |
代理人 |
宋献涛 |
主权项 |
一种控制多核中央处理单元中的核时钟的方法,所述方法包括:在第零核上执行第零动态时钟和电压缩放DCVS算法;以及在第一核上执行第一DCVS算法,其中所述第零DCVS算法不同于所述第一DCVS算法,且其中在所述第零核上执行所述第零DCVS算法并监视所述第零核的空闲时间,并基于所述空闲时间且独立于与所述第一核相关联的第一时钟的第一时钟频率改变与所述第零核相关联的第零时钟的第零时钟频率,且在所述第一核上执行所述第一DCVS算法并监视所述第一核的工作负荷的存储器‑限度,并基于所述工作负荷的所述存储器‑限度且独立于所述第零时钟的所述第零时钟频率改变与所述第一核相关联的第一时钟的第一时钟频率。 |
地址 |
美国加利福尼亚州 |