发明名称 半导体存储器装置
摘要 本发明提供一种半导体存储器装置,可对分割的区块进行删除或写入。半导体存储器装置(10)包括具有多个区块(BLK(0)~(m-1))存储器阵列(100)以及字线选择电路(150),且各区块由一阱内的多个单元组(NU)形成。单元组(NU)包括N个存储器单元,耦接于存储器单元的一端与源极线之间的选择晶体管(SEL-S),耦接于存储器单元的另一端与位线之间的选择晶体管(SEL-D),以及耦接于存储器单元中间的虚拟选择存储器(DSEL)。字线选择电路(150)可根据数据写入或删除的操作,将上述区块分割作为一第一区块以及一第二区块以使用。
申请公布号 CN103377701B 申请公布日期 2016.04.06
申请号 CN201210349172.0 申请日期 2012.09.19
申请人 华邦电子股份有限公司 发明人 矢野胜
分类号 G11C16/04(2006.01)I 主分类号 G11C16/04(2006.01)I
代理机构 北京三友知识产权代理有限公司 11127 代理人 李鹤松
主权项 一种半导体存储器装置,其特征在于,用以写入或删除一区块的数据,所述半导体存储器装置包括:一存储器阵列,包括多个区块,且所述区块由一阱内的多个单元组形成;以及一选择电路,选择所述区块,以及选择所选区块内的单元组的存储器单元;其中,所述单元组包括N个存储器单元串联在一起,一第一选择晶体管耦接于所述N个存储器单元的一端与一源极线之间,一第二选择晶体管耦接于所述N个存储器单元的另一端与一位线之间,以及一第三选择晶体管耦接所述N个存储器单元的中间;其中,所述区块中行方向的各所述存储器单元的栅极耦接至一字线,所述第一选择晶体管的栅极耦接至一第一选择线,各所述第二选择晶体管的栅极耦接至一第二选择线,以及所述第三选择晶体管的栅极耦接至一第三选择线;以及其中,所述选择电路,驱动所述字线,所述第一选择线,所述第二选择线以及所述第三选择线,根据数据写入或是删除的操作,以所述第三选择晶体管为交界将所述区块分割作为一第一区块以及一第二区块以使用;以及,其中,当进行写入数据至所述第二区块内时,通过所述字线提供一程序化电压至所述第二区块内的各所述存储器单元的栅极,通过所述第三选择线将所述第三选择晶体管不导通,通过所述字线提供可将存储器单元导通的一中间电压至所述第一区块内的各所述存储器单元的栅极,通过所述第一选择线将所述第一选择晶体管耦接所述源极线,以及通过所述第二选择线将所述第二选择晶体管耦接至所述位线。
地址 中国台湾台中市