CIRCUITS FOR VOLTAGE OR CURRENT BIASING STATIC RANDOM ACCESS MEMORY (SRAM) BITCELLS DURING SRAM RESET OPERATIONS, AND RELATED SYSTEMS AND METHODS

摘要

SRAM 리셋 동작들 동안 정적 랜덤 액세스 메모리(SRAM) 비트셀들을 전압 또는 전류 바이어싱하기 위한 회로가 개시된다. 　　관련된 시스템들 및 방법들이 또한 개시된다.　단일 리셋 동작에서 복수의 SRAM 비트셀들을 리셋하기 위해, 바이어싱 회로가 제공하고 복수의 SRAM 비트셀들에 커플링된다.　SRAM 비트셀들에 제공되는 전력이 SRAM 비트셀들의 동작 전력 레벨 미만의 축소된 전력 레벨로 축소된 이후, 바이어싱 회로는 리셋 동작 동안 RAM의 비트셀들에 전압 또는 전류 바이어스를 인가하도록 구성된다.　SRAM 비트셀들에 대한 전력이 동작 전력 레벨로 복원될 때 바이어스가 인가되며,　이에 따라 SRAM 비트셀들을 원하는 상태로 강제한다. 이러한 방식으로, SRAM 비트셀들은 리셋 회로로부터 증가된 구동 강도에 대한 필요성 없이 그리고 특수 SRAM 비트셀들을 제공할 필요없이 단일 리셋 동작에서 리셋될 수 있다.