发明名称 形成接触洞的方法与具有接触插塞的半导体结构
摘要 明提供一种形成接触洞的方法,包含提供一基底,一含氮介电层、一第一材料层、一第二材料层、一含氧介电层和一图案化光阻层由下至上排列覆盖基底,接着以该第二材料层作为一第一蚀刻停止层,蚀刻该含氧介电层以形成一图案化含氧介电层,之后以第一材料层作为一第二蚀刻停止层,蚀刻第二材料层以形成一图案化第二材料层,然后以含氮介电层作为一第三蚀刻停止层,蚀刻第一材料层以形成一图案化第一材料层,最后蚀刻含氮介电层直至曝露基底。
申请公布号 TW201613031 申请公布日期 2016.04.01
申请号 TW103134069 申请日期 2014.09.30
申请人 联华电子股份有限公司 发明人 吕佳霖;陈俊隆;廖琨垣;张峰溢
分类号 H01L21/768(2006.01);H01L23/52(2006.01) 主分类号 H01L21/768(2006.01)
代理机构 代理人 吴丰任;戴俊彦
主权项 一种形成接触洞的方法,包含:提供一基底,一含氮介电层、一第一材料层、一第二材料层、一含氧介电层和一图案化光阻层由下至上排列覆盖该基底,该图案化光阻层包含一接触洞图案;利用该图案化光阻层为遮罩依以下多个步骤形成该接触洞,该等步骤包含:以该第二材料层作为一第一蚀刻停止层,蚀刻该含氧介电层以形成一图案化含氧介电层;以该第一材料层作为一第二蚀刻停止层,蚀刻该第二材料层以形成一图案化第二材料层;以该含氮介电层作为一第三蚀刻停止层,蚀刻该第一材料层以形成一图案化第一材料层;以及蚀刻该含氮介电层直至曝露该基底。
地址 新竹市新竹科学工业园区力行二路3号