发明名称 |
半导体装置之制造方法 |
摘要 |
明旨在提供一种半导体装置,可实现电容元件电容之增大。 半导体装置包含:基板(半导体基板1);多层配线层,形成在半导体基板1上,堆叠复数藉由配线及绝缘层构成之配线层;记忆电路200,形成于以俯视观之,半导体基板1内之记忆电路区域,具有嵌入设在多层配线层内的凹部40内之至少1个以上的电容元件19及周边电路;逻辑电路100,形成于以俯视观之,系半导体基板1内与记忆电路区域不同之区域之逻辑电路区域;上部连接配线18,堆叠于该凹部40内,由下部电极14、电容绝缘膜15及上部电极16构成之该电容元件19上;及罩盖层6c,设置成连接嵌入电容元件19之配线层中设于最上层,构成逻辑电路100之配线8b上表面;且上部连接配线18上表面30与罩盖膜6c上表面34构成同一面。 |
申请公布号 |
TW201612980 |
申请公布日期 |
2016.04.01 |
申请号 |
TW104142013 |
申请日期 |
2012.01.02 |
申请人 |
瑞萨电子股份有限公司 |
发明人 |
间部谦三;井上尚也;肱冈健一郎;林喜宏 |
分类号 |
H01L21/3205(2006.01);H01L21/764(2006.01) |
主分类号 |
H01L21/3205(2006.01) |
代理机构 |
|
代理人 |
周良谋;周良吉 |
主权项 |
一种半导体装置之制造方法,该半导体装置在基板上具有记忆电路与逻辑电路,该制造方法包含下列步骤: 在该基板上形成绝缘层,于该绝缘层中形成配线槽,并形成嵌入该配线槽之金属膜; 使该金属膜平坦化后,在该金属膜上形成罩盖膜; 去除该罩盖膜及该绝缘层的一部分以形成凹部,其中该凹部系由孔与连续设置于该孔外侧之配线槽所构成,该配线槽系设置在该孔上方; 于该凹部内,嵌入下部电极、电容绝缘膜及上部电极,并在该凹部内及该罩盖膜上形成上部连接配线形成用金属膜;及 藉由选择性地去除该罩盖膜上的该上部连接配线形成用金属膜,而形成上部连接配线,以使该上部连接配线的上表面与该罩盖膜的上表面位于同一面,在该孔内嵌入该电容元件,在该配线槽与该孔内嵌入该上部连接配线,该上部连接配线系与位在该配线槽以及该孔之下区域之两者内的该上部电极实体接触。 |
地址 |
日本 |