发明名称 用于在资料流加速器中控制指令顺序之执行的方法、积体电路及电脑平台
摘要 在资料流处理引擎中控制指令顺序之执行的技术与机构。于一实施例,资料流处理引擎之控制单元侦测指令顺序中之第一指令的执行已结束。于另一实施例,控制单元决定有关指令顺序中所要执行的下一个指令之资讯。控制讯号可自控制单元发送以形成资料路径组以用于指令顺序中之下一个指令的执行。
申请公布号 TWI528280 申请公布日期 2016.04.01
申请号 TW101149299 申请日期 2012.12.22
申请人 英特尔股份有限公司 发明人 伊凡诺夫 弗拉基米尔
分类号 G06F9/40(2006.01);G06F9/46(2006.01) 主分类号 G06F9/40(2006.01)
代理机构 代理人 林志刚
主权项 一种操作于一加速器之资料流处理引擎(DSPE)中的积体电路,该积体电路包含:一指令定序器,用以侦测自该DSPE之一资料路径模组发送至该积体电路之一第一控制讯号,该第一控制讯号指出该资料路径模组已对于一资料处理任务以一序列的指令而完成一第一指令之执行,该第一指令施行多个原子操作;及一控制讯号产生器,耦接以反应于该第一控制讯号而接收自该指令定序器发送之指令资讯,该指令资讯指出一第二指令为该序列的指令中所要执行的下一个指令,该第二指令执行多个原子操作,该控制讯号产生器根据该指令资讯将复数个控制讯号发送至该资料路径模组,用于该资料路径模组之多个资料处理单元(DPU)的该等复数个控制讯号形成对应至该第二指令之一组一或更多的资料路径。
地址 美国